『壹』 linux下的make命令使用问题
你的 $ make /media/FOREVER/program/Makefile 改为
输入 $ make -f /media/FOREVER/program/Makefile 就是加一个-f参数。
但是我不推荐这么做，最好是进入到回目录再执行，答因为Makefile中有可能用到Shell脚本找文件。
希望我的回答可以解决你的问题~
『贰』 一个简单c++工程在linux下的makefile写法
你的意思是不要使用任何变量么？给你一个超级土的版本，什么变量都没有用的。
注意版，我给你的makefile中的 \TAB\ 表示那个权地方应该用一个制表符来替代（输入TAB， 网络无法体现出TAB，全是空格）. make后会产生可执行文件 main，用 ./main 来执行。 make clean 清楚所有编译产生的文件。
.PHONY: all clean
all : main
main : main.o a.o b.o
\TAB\ g++ -o main main.o a.o b.o
main.o : main.cpp b.h
\TAB\ g++ -o main.o -c main.cpp
a.o : a.cpp a.h
\TAB\ g++ -o a.o -c a.cpp
b.o : b.cpp b.h a.h
\TAB\ g++ -o b.o -c b.cpp
clean:
\TAB\ @rm -f a.o b.o main.o main
『叁』 linux下一个版本，有Makefile，请问，如果分别编译成debug和release版本，是输入make -release么
一般，在开发测试阶段用debug版本，而上线发布用release版本。
使用Makefile定制编译不同版本，避免修改程序和Makefile文件，将会十分方便。
读了一些资料，找到一个解决方法，Makefile预定义宏与条件判断，结合make预定义变量，进行条件编译。
比如，有一个test.cpp，包含这段代码
#ifdef debug
//your code#endif
你希望在debug版本要执行它，在release版本不执行。
我们可以写这样的一个Makefile：
1 ver = debug
2
3 ifeq ($(ver), debug)
4 ALL: test_d
5 CXXFLAGS = -c -g -Ddebug
6 else 7 ALL: test_r
8 CXXFLAGS = -c -O3
9 endif
10
11 test_d: test.do12 g++ -o $@ $^
13
14 test_r: test.ro
15 g++ -o $@ $^
16
17 %.do: %.cpp
18 g++ $(CXXFLAGS) $< -o $@
19
20 %.ro: %.cpp
21 g++ $(CXXFLAGS) $< -o $@
简单说一下，Makefile根据ver的不同定义了不同的编译选项CXXFLAGS与输出程序ALL，
debug版本输出程序是test_d，release版本输出程序是test_r
debug版本编译选项是"-c -g -Ddebug"，release版本编译选项是"-c -O3"
debug版本object文件后缀是".do"，release版本object文件后缀是".ro"
debug版本编译选项使用"-D"定义宏debug，使得your code能够执行。
不同版本的编译选项、object文件、输出程序均不同，所以可以同时编译两个版本的程序，互不影响。
Makefile执行时，首先判断ver变量，如果ver的值是debug，编译debug版，否则编译release版。当然，默认情况下是编译debug版的。
如果想编译release版，要怎么做？
只要在执行make时，对ver变量赋值，使得ver的值不为debug，比如# make ver=release
『肆』 linux中环境变量的设置和makefile文件的编辑，最好能详细一点的资料，谢谢！
八 环境变量
8.1 查看环境变量
$ env 显示所有的环境变量设置
$ echo $ENV_VARIABLE 显示指定环境变量的设置
例：
$ echo $PATH
/bin:/etc:/usr/bin:/tcb/bin
8.2 设定环境变量
$ ENV_VARIABLE=XXX;export ENV_VARIABLE
例：
$ PATH=$PATH:$INFORMIXDIR/bin;export PATH 将环境变量PATH设定为原PATH值+$INFORMIXDIR/bin
8.3 取消环境变量设置
$ unset $ENV_VARIABLE
例：
$ set GZJ=gzj;export GZJ 设置环境变量GZJ
$ echo $GZJ
gzj 显示环境变量值
$ unset $GZJ 取消环境变量GZJ的设置
$ echo $GZJ
已取消
一 makefile规则
makefile是一个make的规则描述脚本文件，包括四种类型行：目标行、命令行、宏定义行和make伪指令行（如“include”）。makefile文件中注释以“#”开头。当一行写不下时，可以用续行符“\”转入下一行。
1.1 目标行
目标行告诉make建立什么。它由一个目标名表后面跟冒号“:”，再跟一个依赖性表组成。
例：
example: depfile deptarget
该目标行指出目标example与depfile和deptarget有依赖关系，如果depfile或deptarget有修改，则重新生成目标。
example1 example2 example3: deptarget1 deptarget2 depfile
该目标行指出目标名表中的example1、example2、example3这三个各自独立的目标是用相同的依赖列表和规则生成的。
clean:
空的依赖列表说明目标clean没有其他依赖关系。
目标行后续的以Tab 开始的行是指出目标的生成规则，该Tab字符不能以空格代替。例如：
example.o:example.c example.h
cc –c example.c
该例子指出目标example.o依赖于example.c和example.h。如果example.c或example.h其中之一改变了，就需要执行命令cc –c example.c重新生成目标example.o。
可以用文件名模式匹配来自动为目标生成依赖表，如：
prog: *.c
以下是一个简单的makefile的例子：
图 1 最简单的makefile例
make使用makefile文件时，从第一个目标开始扫描。上例中的第一个目标为all，所以目标clean不会自动被执行，可以通过命令make clean来生成目标。
1.2 命令行
命令行用来定义生成目标的动作。
在目标行中分号“;”后面的文件都认为是一个命令，或者一行以Tab制表符开始的也是命令。
如在上面的makefile例中，第三行以Tab字符开始的cc命令即是一个命令行，说明要生成hello应执行的命令。也可以写成：hello:hello.o;cc –c hello –L…
一般情况下，命令行的命令会在标准输出中回显出来，如对上面的makefile执行make时，标准输出如下：
cc -c hello.c
cc -o hello -L/usr/X11R6/lib -L/usr/lib -lXm -lXt -lX11 hello.o
cc -c hello1.c
cc -o hello1 -L/usr/X11R6/lib -L/usr/lib -lXm -lXt -lX11 hello1.o
如果不希望命令本身回显，可在命令前加@字符，如在上例中不希望回显cc –c hello.c和cc –c hello1.c，可修改makefile文件如下：
图 2 抑制回显的makefile例
对该makefile文件执行make时，标准输出如下：
cc -o hello -L/usr/X11R6/lib -L/usr/lib -lXm -lXt -lX11 hello.o
cc -o hello1 -L/usr/X11R6/lib -L/usr/lib -lXm -lXt -lX11 hello1.o
可以看出，命令行前有@字符的不回显。
1.3 宏定义行
在makefile中，可以使用宏定义减少用户的输入，例如上例中对hello和hello1的编译选项均为“-L/usr/X11R6/lib -L/usr/lib -lXm -lXt -lX11”，此时可以用宏来代替，如：
图 3 使用宏定义的makefile例
宏定义的基本语法是：
name=value
在定义宏时，次序不重要。宏不需要在使用前定义。如果一个宏定义多次，则使用最后一次的定义值。
可以使用“$”字符和“()”或“{}”来引用宏，例如：
cc –o hello.o $(CCFLAGS) hello.o
也可以将一个宏赋值给另一个宏，但这样的定义不能循环嵌套，如：
A=value1
B=value2
C=$(A) $(B)等价于C=value1 value2
1.4 伪指令
makefile大部分由宏定义行、命令行和目标行组成。第四种类型是make伪指令行。make伪指令没有标准化，不同的make可能支持不同的伪指令集，使得makefile有一定的不兼容性。如果要考虑移植性问题，则要避免使用make伪指令。但有一些伪指令，如include，由于使用比较多，很多不同make都提供该伪指令。
1.4.1 伪指令include
该伪指令类似C语言中的#include，它允许一次编写常用的定义并包括它。include伪指令必须在一行中，第一个元素必须是include，并且跟一个要包含的文件名，如：
include default.mk
1.4.2 伪指令“#”
“#”字符也是make的伪指令，它指出“#”后面的文件是注释，如：
PROGNAME=test # define macro
#don't modify this
二 后缀规则
2.1 双后缀规则
在前面的makefile例中有许多重复内容，例如，生成hello和hello1的命令类似，生成hello.o和hello1.o的命令也类似，除了编译或链接的文件不一样外，其它均相同，这时，我们就可以使用后缀规则。首先看一个双后缀的例子：
图 4 使用双后缀规则的makefile例
后缀规则使用特殊的目标名“.SUFFIXES”。
第一行中.SUFFIXES的依赖表为空，用来清除原有的后缀规则，因为.SUFFIXES可以在makefile中多次使用，每一次都将新的后缀规则加入以前的后缀规则中。
第二行中指定后缀规则为“.c .o”，即表示将所有的.c文件转换为.o文件。
第三行指定将.c文件转换成.o文件的方法。$(CC)为make的预定义宏，其默认值为cc，$<为特殊的宏，代替当前的源文件，即所有要编译的.c文件。
第六行指定目标hello和hello1的生成方法。$@为特殊的宏，代替当前的目标名，即hello和hello1，[email protected]即为hello.o和hello1.o。
上例介绍的是双后缀规则，即它包含两个后缀，如.c.o，用来把一个C源文件编译为目标文件。双后缀规则描述如何由第一个后缀类型的文件生成第二个后缀类型的文件，例如：.c.o规则描述如何由.c文件生成.o文件。
2.2 单后缀规则
单后缀规则描述了怎样由指定后缀的文件生成由它基名为名字的文件。例如使用单后缀规则.c，可以由hello.c和hello1.c生成hello和hello1文件。例如将前面的makefile改为：
图 5 使用单后缀规则的makefile例
由于.c后缀规则为make标准后缀规则，make为其指定了相应的命令行，所以在makefile中可以不用再指定其目标生成的具体命令行。
下表是make提供的标准后缀规则。
表 1 make标准后缀规则
后缀规则 命令行
.c $(LINK.c) –o $@ $< $(LDLIBS)
.c.ln $(LINK.c) $(POUTPUT OPTPUT OPTION) –i $<
.c.o $(COMPILE.c) $(OUTPUT OPTION) $<
.c.a $(COMPILE.c) –o $% $<
$(AR) $(ARFLAGS) $@ $%
$(RM) $%
三 特殊目标
在后缀规则中使用了特殊目标.SUFFIXES，用来指定新增的后缀规则。make还提供了几个特殊目标来设置make的行为，下面为一些特殊的目标：
.IGNORE
make在执行命令行时，如果返回的是错误码，make的缺省动作是停止并退出。增加该目标后，make将忽略命令行返回的错误码，并继续执行后续的操作。
.SILENT
前面已经介绍过，make在执行命令行时会回显命令行内容，在命令行前增加“@”字符将抑制该命令行的回显。
如果增加该目标，所有的命令行不再回显，相当于在每个命令行前均增加了“@”字符。
.PRECIOUS
当收到一个信号或从shell命令返回非零的错误码时，make删除它所有已建立的文件。但有些文件即使出了错误，用户也不想让make删除，这些文件可以作为.PRECIOUS目标的参数。它可以在一个makefile中出现多次，每一次都累积文件列表。
.SUFFIXES
它为makefile指定新的后缀规则，新的后缀规则作为.SUFFIXES的依赖表给出。.SUFFIXES可以在一个makefile中多次使用，每一次都将新的后缀规则加入以前的后缀规则中，如果.SUFFIXES的依赖表为空，则设置后缀规则表为空。
四 特殊的宏
为简单使用规则，make提供了几个特殊的宏：
$@
整个当前目标名的值可以由宏“$@”来代替。
$<
当前的源文件由“$<”来代替。例如，在前面的例子中用到了$(CC) –c $<，其中的“$<”是所有要编译的.c文件。宏“$<”仅在后缀规则或.DEFAULT中有效。
$*
当前目标的基名由宏“$*”来代替。例如目标的名字是hello.o，则基名就是除去了后缀.o的hello。
以上介绍的特殊宏使用了make自身的规则，用户不可以改变。下表介绍了C中预定义的宏。
用途 宏 默认值
库文档汇编命令 AR ar
ARFLAGS rv
AS as
ASFLAGS
COMPILE.s $(AS) $(ASFLAGS) $(TARGET ARCH)
C编译器命令 CC cc
CFLAGS
CPPFLAGS
COMPILE.c $(CC) $(CFLAGS) $(CPPFLAGS) $(TARGET ARCH) –c
LINK.c $(CC) $(CFLAGS) $(CPPFLAGS) $(LDFLAGS) $(TARGET ARCH)
链接编辑器命令 LD ld
LDFLAGS
rm命令 RM rm
后缀列表 SUFFIXES .o .c .c~ .s .s~ .S .S~ .ln .f .f~ .F .F~ .l .mod .mod~ .sym
.def .def~ .p .p~ .r .r~ .y .y~ .h .h~ .sh .sh~ .cps .cps~
五 makefile的应用
当调用make时，它在当前目录下搜索文件名是“makefile”或“Makefile”的文件，并执行。
如果不想使用上述缺省文件，可以使用命令行中的“-f”来指定文件，如将编写的makefile命名为mklib，则指定为“make –f mklib”。
『伍』 linux上的makefile怎么使用
一、Makefile的规则
在讲述这个Makefile之前，还是先来粗略地看一看Makefile的规则。
target ... : prerequisites ...
command
.......
target也就是一个目标文件，可以是Object File，也可以是执行文件。还可以是一个标签
（Label），对于标签这种特性，在后续的“伪目标”章节中会有叙述。
prerequisites就是，要生成那个target所需要的文件或是目标。
command也就是make需要执行的命令。（任意的Shell命令）
这是一个文件的依赖关系，也就是说，target这一个或多个的目标文件依赖于prerequisi
tes中的文件，其生成规则定义在command中。
二、一个示例
正如前面所说的，如果一个工程有3个头文件，和8个C文件，为了完成前面所述的那三
个规则，的Makefile应该是下面的这个样子的。
edit : main.o kbd.o command.o display.o \
insert.o search.o files.o utils.o
cc -o edit main.o kbd.o command.o display.o \
insert.o search.o files.o utils.o
main.o : main.c defs.h
cc -c main.c
kbd.o : kbd.c defs.h command.h
cc -c kbd.c
command.o : command.c defs.h command.h
cc -c command.c
display.o : display.c defs.h buffer.h
cc -c display.c
insert.o : insert.c defs.h buffer.h
cc -c insert.c
search.o : search.c defs.h buffer.h
cc -c search.c
files.o : files.c defs.h buffer.h command.h
cc -c files.c
utils.o : utils.c defs.h
cc -c utils.c
clean :
rm edit main.o kbd.o command.o display.o \
insert.o search.o files.o utils.o
反斜杠（\）是换行符的意思。这样比较便于Makefile的易读。可以把这个内容保存在
文件为“Makefile”或“makefile”的文件中，然后在该目录下直接输入命令“make”就
可以生成执行文件edit。如果要删除执行文件和所有的中间目标文件，那么，只要简单地
执行一下“make clean”就可以了。
在这个makefile中，目标文件（target）包含：执行文件edit和中间目标文件（*.o），依
赖文件（prerequisites）就是冒号后面的那些 .c 文件和 .h文件。每一个 .o 文件都有
一组依赖文件，而这些 .o 文件又是执行文件 edit 的依赖文件。依赖关系的实质上就是
说明了目标文件是由哪些文件生成的，换言之，目标文件是哪些文件更新的。
在定义好依赖关系后，后续的那一行定义了如何生成目标文件的操作系统命令，一定要以
一个Tab键作为开头。记住，make并不管命令是怎么工作的，他只管执行所定义的命令。m
ake会比纤雀较targets文件和prerequisites文件的修改日期，如果prerequisites文件的日期
要比targets文件的日期要新毁首早，或者target不存在的话，那么，make就会执行后续定义的命
令。
这里要说明一点的是，clean不是一个文件，它只芹卖不过是一个动作名字，有点像C语言中的
lable一样，其冒号后什么也没有，那么，make就不会自动去找文件的依赖性，也就不会自
动执行其后所定义的命令。要执行其后的命令，就要在make命令后明显得指出这个lable的
名字。这样的方法非常有用，可以在一个makefile中定义不用的编译或是和编译无关
的命令，比如程序的打包，程序的备份，等等。
三、makefile中使用变量
在上面的例子中，先让看看edit的规则：
edit : main.o kbd.o command.o display.o \
insert.o search.o files.o utils.o
cc -o edit main.o kbd.o command.o display.o \
insert.o search.o files.o utils.o
可以看到[.o]文件的字符串被重复了两次，如果的工程需要加入一个新的[.o]文
件，那么需要在两个地方加（应该是三个地方，还有一个地方在 clean中）。当然，
的makefile并不复杂，所以在两个地方加也不累，但如果makefile变得复杂，那么我
们就有可能会忘掉一个需要加入的地方，而导致编译失败。所以，为了makefile的易维护
，在makefile中可以使用变量。makefile的变量也就是一个字符串，理解成 C语言中
的宏可能会更好。
比如，声明一个变量，叫objects, OBJECTS, objs, OBJS, obj, 或是 OBJ，反正不管
什么啦，只要能够表示obj文件就行了。在makefile一开始就这样定义：
objects = main.o kbd.o command.o display.o \
insert.o search.o files.o utils.o
于是，就可以很方便地在的makefile中以“$(objects)”的方式来使用这个变量
了，于是的改良版makefile就变成下面这个样子：
objects = main.o kbd.o command.o display.o \
insert.o search.o files.o utils.o
edit : $(objects)
cc -o edit $(objects)
main.o : main.c defs.h
cc -c main.c
kbd.o : kbd.c defs.h command.h
cc -c kbd.c
command.o : command.c defs.h command.h
cc -c command.c
display.o : display.c defs.h buffer.h
cc -c display.c
insert.o : insert.c defs.h buffer.h
cc -c insert.c
search.o : search.c defs.h buffer.h
cc -c search.c
files.o : files.c defs.h buffer.h command.h
cc -c files.c
utils.o : utils.c defs.h
cc -c utils.c
clean :
rm edit $(objects)
于是如果有新的 .o 文件加入，只需简单地修改一下 objects 变量就可以了。
四、make是如何工作的
在默认的方式下，输入make命令通过makefile编译程序时，具体的内部机制如下：
1、make会在当前目录下找名字叫“Makefile”或“makefile”的文件。
2、如果找到，它会找文件中的第一个目标文件（target），在上面的例子中，他会找到“
edit”这个文件，并把这个文件作为最终的目标文件。
3、如果edit文件不存在，或是edit所依赖的后面的 .o 文件的文件修改时间要比edit这个
文件新，那么，他就会执行后面所定义的命令来生成edit这个文件。
4、如果edit所依赖的.o文件也不存在，那么make会在当前文件中找目标为.o文件的依赖性
，如果找到则再根据那一个规则生成.o文件。（这有点像一个堆栈的过程）
5、当然，你的C文件和H文件是存在的啦，于是make会生成 .o 文件，然后再用 .o 文件生
命make的终极任务，也就是执行文件edit了。
这就是整个make的依赖性，make会一层又一层地去找文件的依赖关系，直到最终编译出第
一个目标文件。在找寻的过程中，如果出现错误，比如最后被依赖的文件找不到，那么ma
ke就会直接退出，并报错，而对于所定义的命令的错误，或是编译不成功，make根本不理
。make只管文件的依赖性，即，如果在我找了依赖关系之后，冒号后面的文件还是不在，
那么对不起，我就不工作啦。
通过上述分析，知道，像clean这种，没有被第一个目标文件直接或间接关联，那么它
后面所定义的命令将不会被自动执行，不过，可以显示要make执行。即命令——“ma
ke clean”，以此来清除所有的目标文件，以便重编译。
于是在编程中，如果这个工程已被编译过了，当修改了其中一个源文件，比如fi
le.c，那么根据的依赖性，的目标file.o会被重编译（也就是在这个依性关系后
面所定义的命令），于是file.o的文件也是最新的啦，于是file.o的文件修改时间要比ed
it要新，所以edit也会被重新链接了（详见edit目标文件后定义的命令）。
而如果改变了“command.h”，那么，kdb.o、command.o和files.o都会被重编译，并
且，edit会被重链接。