① EDA怎么把vhdl打包成模块
你是说把vhdl的逻辑变成对应的门电路吧？那个是综合工具的工作，它先编译vhdl知道每个文件描述的逻辑，然后对这些逻辑进行化简和优化合并。输出的结果就是pre-layout的模块了。