eda技术实用教程vhdl

❶ EDA技术实用教程的目录

第1章绪论11.1EDA技术概论11.1.1EDA技术及发展21.1.2EDA技术应用41.2PLD及FPGA/CPLD产品概述51.2.1PLD技术及发展61.2.2PLD技术分类61.2.3PLD产品可编程原理71.2.4CPLD结构与可编程原理211.2.5FPGA结构与可编程原理291.2.6FPGA/CPLD器件配置器件321.3EDA设计基础(数字系统)33小结36习题36
第2章FPGA/CPLD系统设计372.1FPGA/CPLD设计流程及常用开发工具372.1.1FPGA/CPLD设计流程372.1.2FPGA/CPLD常用开发工具382.2Quartus Ⅱ9.0软件概述382.2.1Quartus Ⅱ 9.0软件特点及支持的器件392.2.2Quartus Ⅱ 9.0软件用户界面及功能简介402.2.3Quartus Ⅱ 9.0软件设计流程462.2.4Quartus Ⅱ 9.0软件设计实例472.3ISE10.1软件概述542.3.1ISE10.1软件特点及支持的器件552.3.2ISE10.1软件用户界面及功能简介552.3.3ISE10.1软件设计实例602.4Actel Libero IDE v9.1软件概述632.4.1软件特点及支持的器件632.4.2软件用户界面及功能简介652.4.3Actel Libero IDE v9.1软件设计实例68小结72习题73
第3章VHDL基础743.1VHDL的基本元素743.1.1标识符743.1.2数据对象763.1.3数据类型803.1.4运算操作符853.2VHDL的语句基础903.2.1进程语句903.2.2信号赋值语句943.2.3顺序描述语句983.2.4并行描述语句1153.3VHDL的属性描述1243.3.1值类属性1253.3.2函数类属性1283.3.3信号类属性1313.3.4数据类型类属性1333.3.5数据范围类属性134小结135习题135
第4章VHDL程序结构1364.1VHDL基本建模结构1364.1.1行为描述1364.1.2数据流描述1374.1.3结构描述1374.2VHDL实体1394.2.1实体语句1394.2.2参数传递说明语句1394.2.3参数传递映射语句1414.2.4端口说明语句1414.2.5实体说明部分1424.3VHDL结构体1424.3.1结构体名1434.3.2结构体说明部分1434.3.3并行处理语句1434.4子程序1444.4.1过程1444.4.2函数1494.5VHDL库和程序包1544.5.1库1544.5.2程序包1554.6元件和配置1564.6.1默认连接和默认配置1564.6.2元件配置1594.6.3块的配置1614.6.4结构体配置164小结164习题165
第5章VHDL语言规范化标准及常见Warning分析1665.1编码设计1665.1.1结构化设计1665.1.2代码描述1675.1.3内部命名规则1675.1.4其他1685.2可综合代码描述规则1685.2.1概述1685.2.2复位1695.2.3时钟1725.2.4接口异步信号处理1745.2.5寄存器和锁存器1755.2.6有限状态机1775.2.7使用Case语句的多路复用1815.2.8编码器1815.2.9译码器1855.2.10计数器1885.2.11运算1885.2.12I/O1905.2.13异步设计1915.3优化设计1925.3.1标准单元实现1935.3.2复杂逻辑运算单元共享1935.3.3中间信号1935.3.4针对目标FPGA的优化1945.3.5综合工具设置优化1945.4常见Warning分析195小结196习题196
第6章NIOS软核SOPC系统设计1976.1Nios Ⅱ软核SOPC系统1976.1.1SOPC技术简介1976.1.2Nios Ⅱ软核SOPC系统结构及开发环境1986.2Nios Ⅱ指令系统1996.2.1寄存器结构1996.2.2寻址方式2016.2.3Nios Ⅱ指令集2016.2.4Nios Ⅱ定制指令2066.3SOPC硬件系统开发2116.3.1硬件开发流程及环境介绍2126.3.2创建Quartus Ⅱ工程2126.3.3生成Nios Ⅱ系统2146.3.4集成Nios Ⅱ系统到Quartus Ⅱ工程2186.3.5Quartus Ⅱ工程编译及下载2196.4SOPC软件系统开发2196.4.1软件开发流程及环境介绍2196.4.2HAL系统库2206.4.3Nios Ⅱ IDE用户应用程序建立2206.5Nios Ⅱ外围设备2236.5.1SDRAM控制器2236.5.2CFI控制器2256.5.3EPCS设备控制器2266.5.4PIO控制器2276.5.5定时器控制器2276.5.6DMA控制器2296.5.7SPI核2306.5.8UART核2306.5.9JTAGUART核2316.5.10系统ID核2326.5.11PLL核2326.5.12mutex核2336.6SOPC系统深入设计——用户定制外设2346.6.1元件开发流程2346.6.2硬件设计2356.6.3软件设计2366.6.4验证设计2366.6.5共享元件237小结237习题237
第7章Altera的IP核工具2387.1基本概念2387.1.1IP核的概念2387.1.2Altera可提供的IP核2397.2Altera基本宏功能设计实现2417.2.1基本宏功能定制2417.2.2基本宏功能实现2447.2.3设计实例2477.3Altera IP核设计实现2507.3.1IP核定制2517.3.2IP核实现2537.3.3设计实例254小结255习题255
第8章Quartus Ⅱ 9.0软件功能及常用辅助设计工具2568.1I/O分配验证2568.1.1I/O分配验证简介2578.1.2I/O分配验证运行2608.2功率分析2628.2.1Excel-based功率计算器2638.2.2Simulation-based功率估算2668.3原理图观察工具2668.3.1RTL阅读器2678.3.2技术映射查看器2738.4SignalProbe及SignalTap Ⅱ逻辑分析器2748.4.1SignalProbe2748.4.2SignalTap Ⅱ逻辑分析器2778.5时序收敛平面布局规划器和器件规划图2838.5.1概述2848.5.2设计流程2858.6Quartus Ⅱ 9.0支持的第三方工具2938.6.1NativeLink与WYSIWYG2938.6.2Modelsim仿真工具2958.6.3Synplify/Sinplify Pro综合工具310小结315习题315
参考文献316

❷ EDA高手进来，帮忙用VHDL语言写一个方波信号发生器，要求实现调频和找空比调节功能。有完整论文更好

你这个可以用模拟图实现的 无需写程序 给个参考你吧
本设计有5个模块组成，其中有：方波发生器，三角波发生器，正弦波发生器，阶梯波发生器，4选1选择器。下面是我设计的整个过程：

方波发生器：实质上是一段时间输出0，一段时间输出255的数字信号，当然这有8位的通道输出。

程序设计如下：

--工程名：方波发生器

--功能：产生方波，是通过交替送出全0和全1实现的，每32个时钟翻转一次

--时间：2010-12-17
library ieee;
use ieee.std_logic_1164.all;
use ieee.std_logic_unsigned.all;
use ieee.std_logic_arith.all;

entity sqaure is
port(clk,clr:in std_logic;
q:out integer range 0 to 255
);
end entity;

architecture behav of sqaure is
signal a:bit;
begin
process(clk,clr) --计数分频
variable cnt:integer range 0 to 32;
begin
if(clr='0') then
a<='0';
elsif clk'event and clk='1' then
if cnt<31 then --进行32分频
cnt:=cnt+1;
else
cnt:=0;
a<=not a;
end if;
end if;
end process;

process(clk,a) --信号输出
begin
if clk'event and clk='1' then
if a='1' then
q<=255;

else
q<=0;
end if;
end if;
end process;
end behav;

三角波发生器：实质上是先输出直线递增的数字信号，随后按照同样的斜率输出递减的数字信号。这样就能实现三角波的发生了。

程序设计如下：
--工程名：三角波信号发生器

--功能：产生的三角波以64个时钟为一个周期，输出q每次加减8。

--时间：2010-12-17

library ieee;
use ieee.std_logic_1164.all;
use ieee.std_logic_unsigned.all;
use ieee.std_logic_arith.all;

entity delta1 is
port(clk:in std_logic;--时钟信号
rst:in std_logic;--复位信号
q:out std_logic_vector(7 downto 0)); --输出信号
end entity;

architecture behav of delta1 is
begin
process(clk,rst)
variable tmp:std_logic_vector(7 downto 0);
variable a:std_logic;
begin
if(rst='0') then
tmp:="00000000";
elsif clk'event and clk='1' then
if(a='0') then
if(tmp="11111000") then --tmp=248
tmp:="11111111";
a:='1';--信号计数完成，下一次改成递减
else
tmp:=tmp+8;--递增
end if;
else
if tmp="00000111" then --tmp=7
tmp:="00000000";
a:='0';--信号计数完成，下一次改成递增
else
tmp:=tmp-8;--递减
end if;
end if;
end if;
q<=tmp;--信号输出
end process;
end behav;

正弦波发生器：这里我设计了64个状态，就是将一个周期的正弦波分成64分，在然后一份份的数字信号输出就可以了。具体怎么取值，用excel计算就可以了。自己手动计算也可以的哦。

具体程序设计如下：

library ieee;
use ieee.std_logic_1164.all;
use ieee.std_logic_unsigned.all;
use ieee.std_logic_arith.all;

entity sin1 is
port(clk,clr:in std_logic;
d:out integer range 0 to 255);
end entity;

architecture behav of sin1 is
begin
process(clk,clr)
variable tmp:integer range 0 to 63;
begin
if clr='0' then
d<=0;
elsif clk'event and clk='1' then
if tmp=63 then
tmp:=0;
else
tmp:=tmp+1;
end if;
case tmp is
when 00=>d<=255; when 01=>d<=254;when 02=>d<=252;
when 03=>d<=249; when 04=>d<=245;when 05=>d<=239;
when 06=>d<=233; when 07=>d<=225;when 08=>d<=217;
when 09=>d<=207; when 10=>d<=197;when 11=>d<=186;
when 12=>d<=174; when 13=>d<=162;when 14=>d<=150;
when 15=>d<=137; when 16=>d<=124;when 17=>d<=112;
when 18=>d<=99; when 19=>d<=87; when 20=>d<=75;
when 21=>d<=64; when 22=>d<=53; when 23=>d<=43;
when 24=>d<=34; when 25=>d<=26; when 26=>d<=19;
when 27=>d<=13; when 28=>d<=8; when 29=>d<=4;
when 30=>d<=1; when 31=>d<=0; when 32=>d<=0;
when 33=>d<=1; when 34=>d<=4; when 35=>d<=8;
when 36=>d<=13; when 37=>d<=19; when 38=>d<=26;
when 39=>d<=34; when 40=>d<=43; when 41=>d<=53;
when 42=>d<=64; when 43=>d<=75; when 44=>d<=87;
when 45=>d<=99; when 46=>d<=112;when 47=>d<=124;
when 48=>d<=137; when 49=>d<=150;when 50=>d<=162;
when 51=>d<=174; when 52=>d<=186;when 53=>d<=197;
when 54=>d<=207; when 55=>d<=217;when 56=>d<=225;
when 57=>d<=233; when 58=>d<=239;when 59=>d<=245;
when 60=>d<=249; when 61=>d<=252;when 62=>d<=252;
when 63=>d<=255;
when others=>null;
end case;
end if;
end process;
end behav;

❸ 什么是eda技术eda技术的核心内容是什么

EDA技术是指以计算机为工作平台，融合了应用电子技术、计算机技术、信息处理及智能化技术的最新成果，进行电子产品的自动设计。

核心内容包括数字系统的设计流程、印刷电路板图设计、可编程逻辑器件及设计方法、硬件描述语言VHDL、EDA开发工具等内容。EDA技术的出现，极大地提高了电路设计的效率和可操作性，减轻了设计者的劳动强度。

设计者在EDA软件平台上，用硬件描述语言VerilogHDL完成设计文件，然后由计算机自动地完成逻辑编译、化简、分割、综合、优化、布局、布线和仿真，直至对于特定目标芯片的适配编译、逻辑映射和编程下载等工作。

(3)eda技术实用教程vhdl扩展阅读：

EDA技术的发展：

1、80年代为计算机辅助工程(CAE)阶段。与CAD相比，CAE除了有纯粹的图形绘制功能租源李外，又增加了电路功能设计和结构设计，并且通过电气连接网络表将两者结合在一起，实现了工程设计。CAE的主要功能是：原理图输入，逻辑仿真，电路分析，自动布局布线，PCB后分析。

2、90年代为电子系统设计自动化(EDA)阶段。

3、现代EDA技术就是以计算机为工具，在EDA软件平台上，根据硬件描述语言HDL完成的设计文件，能自动地完成用软件方式描述的电子系统到硬件系统的布局布线、逻辑仿真，直至完成对于弊迟特定目标芯片的适配编译、逻辑映射和编程下载等工作。

4、ESDA代表了当今电子设计技术的最新发展方向，其裂段基本特征是：设计人员按照“自顶向下”的设计方法，对整个系统进行方案设计和功能划分，系统的关键电路用一片或几片专用集成电路(ASIC)实现。

❹ EDA 技术与VHDL第3版内容提要

EDA技术与VHDL第3版内容提要如下：

• 全面介绍EDA技术：本书对EDA技术进行了全面而深入的介绍，旨在为读者提供坚实的理论基础。

• 详细讲解VHDL语言：书中详细阐述了VHDL的基础知识，包括其语法、结构与应用，帮助读者理解和掌握VHDL编程技巧。

• 结合先进EDA软件与硬件平台：本书结合了Quartus II 9.0这一先进的EDA软件设计平台与Cyclone III FPGA硬件平台，通过实际操作与案例分析，使读者能够深入理解EDA技术的应用。

• 注重实际工程设计能力：内容编排上紧密联系实际工程设计需求，通过具体案例的讲解与分析，提升读者的实际工程设计能力和自主创新能力。

• 提供大量示例代码：书中包含大量的示例代码，让读者能够通过实践来巩固所学知识，提升编程技能。

• 强调理论与实践结合：本书不仅提供了全面的理论知识，还强调了实践操作的重要性，将理论知识与实践操作紧密结合起来，为读者提供一个全面、深入、实用的学习与实践平台。

❺ EDA的主要内容

EDA技术是一种以计算机为基础，结合了电子技术、计算机技术、信息处理技术及智能化技术的创新方法，专注于电子产品的自动设计。这项技术的核心在于数字系统的设计流程、印刷电路板图设计、可编程逻辑器件及其设计方法，以及硬件描述语言VHDL的应用。除此之外，EDA开发工具也是其重要组成部分，这些工具极大地提升了电路设计的效率和可操作性。

通过EDA技术，设计者能够以更高的效率完成复杂的电子设计工作，简化了设计流程，减少了错误的发生。它不仅缩短了产品开发周期，还提升了产品的可靠性和性能。更为重要的是，EDA技术的引入使得设计师能够专注于创新和优化设计，而不是被繁琐的重复工作所困扰。

数字系统设计流程是EDA技术中一个关键环节，它涉及从需求分析到最终实现的整个过程。设计师需要考虑功能要求、性能指标、成本预算等多方面因素，通过一系列的算法和工具来确保设计的准确性和高效性。印刷电路板图设计则关注于电路的具体实现，包括元件的选择、布局布线等，这些都是决定电路性能的关键因素。

可编程逻辑器件及设计方法也是EDA技术中的重要部分。这些器件具有高度灵活性和可编程性，能够满足各种复杂的设计需求。而硬件描述语言VHDL作为一种标准化的语言，用于描述数字系统的行为和结构，极大地简化了设计过程，提高了设计的可读性和可维护性。

EDA开发工具是实现上述功能的关键，它们提供了从设计输入到验证、综合、布局布线等一系列自动化流程，使得设计师能够更专注于创新设计。随着技术的不断进步，这些工具也在不断地更新和完善，为设计师提供了更加高效、便捷的工作环境。

综上所述，EDA技术不仅极大地提高了电路设计的效率，还为设计师带来了更广阔的设计空间和更多的可能性。通过这种方式，设计师可以更专注于创新和优化，从而推动电子产品的不断进步和发展。