㈠ SystemC学习笔记（一）
最近工作中，我需要了解一个基于SystemC的CPU模型。SystemC是一个C++库，专门用于硬件的软件建模，这对我这样的ASIC工程师来说是一个新的挑战。由于我之前有一定的C++基础，但缺乏SystemC知识，因此我决定边学边记笔记，并分享SystemC教程和书籍。接下来，我将概述我学习SystemC的步骤和理解。
学习途径包括视频教程和参考书籍。视频教程系统地介绍了SystemC的关键概念和应用，而参考书籍则提供了深入的理论支持和实践经验。
视频教程涵盖了从入门到高级的SystemC应用，包括：
Learn SystemC (1) - Introction：介绍SystemC的基本概念和使用。
Learn SystemC (2) - SC_CTHREAD Clocked Threads：讲解如何使用SC_CTHREAD创建时钟同步线程。
Learn SystemC (3) - Testbenches：演示如何使用SystemC编写测试台。
Learn SystemC (4) - Handshaking：解释硬件通信中的握手机制。
Learn SystemC (5) - Testbench Measurements：介绍如何在测试台上进行测量和性能分析。
Learn SystemC (6) - Compiling and Running Simulations：指导如何编译和运行模拟。
学习SystemC还涉及编写测试台（testbench）和利用测试环境进行验证。具体步骤如下：
添加组合逻辑和时序逻辑模块，并定义输入输出。
利用SC_METHOD、SC_THREAD、SC_CTHREAD等函数构建敏感事件和线程。
使用不同数据类型如无符号整数和有符号整数。
实现FIR滤波器并编写主线程。
创建测试环境，包括主文件和测试台。
在深入学习SystemC的同时，我也关注了编译和运行模拟的过程。了解GCC参数（如-L和-I）对于链接库和指定头文件目录至关重要，这有助于正确编译和链接包含SystemC库的程序。
学习SystemC是一个不断实践和理解的过程。通过视频教程和参考书籍，我逐渐掌握了如何使用SystemC进行硬件设计和验证，而实际的源代码编写和调试则进一步巩固了理论知识。
学习资源包括：
通过系统地学习和实践，我不仅掌握了SystemC的基本知识和应用，也深入了解了硬件设计和验证过程中的关键步骤。这一过程不仅加深了我对硬件设计的理解，也为我未来的工作提供了坚实的基础。
㈡ 【Cadence入门】Cadence仿真反相器小白教程
以下是Cadence仿真反相器的逐步教程，分为六个步骤：
首先，登录Linux桌面，通过Terminal在"/csmc/cadence"目录下执行"icfb &"启动Cadence。这样可以后台运行，不影响其他程序的使用。
选择"Tools"的"Library Path Editor"，点击"Add Library"，导入如tsmc18rf工艺库。
在"Library Manager"中，新建Library并命名为"Lab"，选择"Attach to an existing techfile"，并添加tsmc18库，创建Cell View。
通过快捷键添加器件，连线和Pin，如i、w、p。创建NMOS和PMOS实例，并设置参数。最后检查并保存，打包成小盒子。
在Lab库中创建名为"Inverter_tb"的Cell View，添加"反相器示意图"以及所需的元器件，设置连线和参数，最后测试。
在Analog Environment中设置测试参数，执行直流工作点测试和波形查看，查看结果并进行注释。
以上就是Cadence仿真反相器的基础操作流程，希望对初学者有所帮助。如果有任何疑问，欢迎在评论区交流。
㈢ FPGA搭积木之复数乘法器以及ModelSim自动化仿真的技巧
在数字信号处理中，复数乘法是一项常见操作。本文将分享一个自定义设计的可参数化复数乘法器，它灵活且便于个性化调整。虽然不如官方封闭IP核性能优越，但灵活性是其关键优势。FPGA设计就像拼积木，丰富的代码库会让设计过程更为顺畅。本文还将探讨ModelSim中自动化仿真的实用技巧，通过对比仿真结果输出pass信息，简化波形检查。
复数乘法的基本原理是：对于两个复数a + bi和c + di，其乘积为(a * c) - (b * d) + (a * d + b * c)i。传统方法需四个乘法器和两个加法器，但通过巧妙变换，可以利用公式(1 + i) * (a + bi) = (a - b) + (a + b)i，将计算简化为3个乘法器和5个加法器，节省了资源。
具体电路设计如下：
为了便于重用和定制，将此乘法器设计为可参数化IP。下面是一份参考代码片段：
在编写testbench时，通过自动化对比仿真，可以显著提高效率。仿真的过程中，一旦发现错误，便会立即停止并显示错误信息，便于快速定位问题。例如，如果仿真数据是16位宽，可能会耗时过长，这里我们将其调整为4位。
仿真正确时，会输出类似以下信息：验证通过，显示pass。最终的仿真结果如图所示：
总结来说，FPGA设计中，自定义IP模块能帮助我们积累经验，提高效率。记住，就像搭建积木一样，丰富的代码库是设计成功的关键。点击下方链接，探索更多相关教程和资源合集。
㈣ VScode搭建轻量化verilog IDE方法
快速搭建轻量化Verilog IDE方法详解
本文详细介绍了如何使用VSCode创建一个高效且轻量级的Verilog集成开发环境（IDE），简化设计流程，提升编程体验。该方法被热心的郑同学在《芯动力——硬件加速设计方法》MOOC课程的讨论区分享，获得广泛认可。以下为郑同学推荐的搭建步骤及优化技巧。
步骤一：软件与插件准备
首先，下载VSCode及所需插件和安装包，建议将它们放在VSCode目录下，并创建一个名为“plugin”的文件夹以组织插件。
步骤二：安装关键插件
安装Wavetrace插件以方便打开并查看VCD文件中的波形信息，这是直观分析Verilog设计的重要工具。
步骤三：配置插件与环境变量
在用户设置（左下角搜索“verilog”）中，根据安装插件的路径设置相关参数，以确保插件能够正常工作。
步骤四：优化Testbench插件
安装Testbench插件后，通过自定义脚本优化流程，实现一键生成Testbench文件，简化开发流程。具体步骤如下：
修改powershell脚本：定位并编辑profile文件，添加自定义函数`createtb_function`以自动生成Testbench文件。
设置环境变量：为Testbench脚本指定路径，以便在终端中直接调用。
步骤五：完整使用流程
完成配置后，按照以下步骤操作以充分利用新环境：
编译代码：使用右上角的绿色编译按钮检查综合或语法错误。
生成Testbench：在VSCode终端中输入`tb mole_name.v`，自动生成Testbench文件。
编译Testbench：修改Testbench文件编码格式为UTF-8，然后点击绿色编译按钮生成VCD文件。
利用Wavetrace插件直接双击打开VCD文件，即可查看波形信息，完成大部分功能仿真的需求。此外，Wavetrace提供免费版与付费版，免费版支持基本功能，如颜色调整、信号分组等。对于需要更多信号分析的用户，可选择购买付费版以解锁更多功能。
为了进一步提升编程效率，优化Testbench脚本，参考了相关博客资料，包括：Bilibili上的视频教程、CSDN博主的详细指南等，确保脚本与IDE环境无缝集成。
《芯动力——硬件加速设计方法》课程，作为国内少有的讲授工业界主流ASIC、SOC设计技术的MOOC课程，深受学员喜爱。欢迎参与第四轮课程的学习，更多课程信息与作业答案，关注“硬件加速与EDA”公众号获取。
课程选课链接：icourse163.org/course/S...
㈤ primesim跑仿真怎么用
PrimeSim是一款功能强大的电子设计自动化（EDA）工具，用于进行电路仿真。下面是关于如何使用PrimeSim进行仿真的基本步骤：
1. 创建设计文件：首先，你需要创建一个设计文件，其中包含了要进行仿真的电路设计。设计可以使用Verilog、VHDL或其他支持的硬件描述语言编写。
2. 设置仿真环境：在设计文件中，你需要添加仿真环境的设置，例如输入信号的源、时钟信号的源和仿真时长等。这些设置可以通过仿真测试台的语法来指定。
3. 编写仿真脚本：PrimeSim使用一种被称为"Testbench"的仿真脚本来控制仿真过程。在仿真脚本中，你可以定义仿真的运行方式，包括仿真的时钟周期、仿真时间和仿真精度等。
4. 运行仿真：完成设计文件和仿真脚本的编写后，你可以使用PrimeSim来运行仿真。运行仿真时，PrimeSim会读取设计文件和仿真脚本，然后按照设定的参数进行仿真。
5. 分析仿真结果：仿真完成后，你可以通过查看仿真日志和仿真波形来分析仿真结果。仿真日志会显示仿真过程中的信息和警告，而仿真波形则用于显示电路中各个信号的时序波形。
总结起来，使用PrimeSim进行仿真的基本流程包括创建设计文件、设置仿真环境、编写仿真脚本、运行仿真和分析仿真结果。
注意，PrimeSim是一款功能强大的工具，对于初学者来说，可能需要一定的学习和实践才能熟练使用。建议参考PrimeSim的使用手册和相关教程，以便更加深入地了解和掌握该工具的使用方法。