linux多文件编译makefile

『壹』 linux系统下这个makefile 怎么只能编译一个文件

当你不指定make的目标，抄也袭就是光输入make，那么它默认只构建第一个目标，也就是l2.o
所以你应该在makefile最开始的地方加一句：
all: l1.o l2.o l3.o
这种方法还是不够好，建议另一种方法，也就是%规则：
OBjs:=l1.o l2.o l3.o
all: $(OBJS)

%.o: %.c
gcc -c $< -o $@
# 注意上一行中gcc前面的是TAB不是空格

.PHONY all

『贰』 linux中用C语言编写完模块后怎么编写makefile文件用到什么命令以什么格式编写

vi Makefile #打开vi编辑器
在编辑器里输入以下内容：

#当只有一个文件需要编译的时候
finame:filename.c #冒号前面是要编译成的目标文件(可以任意命名)，后面是你编写的C文件
gcc -o filename filename.c #gcc前面是按Tab制表符

#filename:filename.c 是指filename文件的生成要依赖filename.c文件
#然后换行后按Tab键，然后编写编译规则

#make命令一般是同时编译多个文件时才使用，以下是同时编写多个独立的C文件
#filename1和郑郑filename2……没有依赖关系
filename1:filename1.c
gcc -o filename1 filename1.c
filename2:filename2.c
gcc -o filename2 filename2.c

#makefile编译多个需要依赖（互相调用的文件）
main:main.o file1.o file2.o #main是最终要生成的目标文件，后面.o就是需要调用的文件的对象文件
main.o:main.c
gcc -c main.c #生成main.o对象文件，main.c里面是有主函数的
file1.o:file1.c
gcc -c file1.c
file2.o:file2.c
gcc -c file2.c
#以上差不多就可以用了
#一下是我找的例子

#include "mytool1.h"
void mytool1_print(char *print_str)
{
printf("This is mytool1 print %s\n",print_str);
}
/* mytool2.h */
#ifndef _MYTOOL_2_H
#define _MYTOOL_2_H
void mytool2_print(char *print_str);
#endif
/* mytool2.c */
#include "mytool2.h"
void mytool2_print(char *print_str)
{
printf("This is mytool2 print %s\n",print_str);
}
当然由于这个程序是很短的我们可以这样来编译
gcc -c main.c
gcc -c mytool1.c
gcc -c mytool2.c
gcc -o main main.o mytool1.o mytool2.o
这样的话我们也可以产生main 程序,而且也不时很麻烦.

# 这是上面那个程序的Makefile 文件
main：main.o mytool1.o mytool2.o
gcc -o main main.o mytool1.o mytool2.o
main.o：main.c mytool1.h mytool2.h
gcc -c main.c
mytool1.o：mytool1.c mytool1.h
gcc -c mytool1.c
mytool2.o：mytool2.c mytool2.h
gcc -c mytool2.c
有了这个Makefile 文件,不过我们什么时候修改了源程序当中的什么文件,我们只要执行
make 命令，我们的编译器都只会去编译和我们修改的文件有关的文件,其它的文件她连理
都不想去理的。
下面我们学习Makefile 是如何编写的。
在Makefile 中也#开始的行都是注释行.Makefile 中最重要的是描述文件的依赖关系的说
明.一般的格式是：
target： components
TAB rule
第一行表示的是依赖关系.第二行是规则.
比如说我们上面的那个Makefile 文件的第二行
main：main.o mytool1.o mytool2.o
表示我们的目标(target)main 的依赖喊槐颂对象(components)是main.o mytool1.o mytool2.o
当倚赖的对象在目标修明慧改后修改的话,就要去执行规则一行所指定的命令.就象我们的上
面那个Makefile 第三行所说的一样要执行 gcc -o main main.o mytool1.o mytool2.o
注意规则一行中的TAB 表示那里是一个TAB 键

『叁』 在linux下怎么makefile

lex.yy.c: guish.l
flex guish.l lex.yy.c
guish.o: guish.cpp
g++ -fo guish.o guish.cpp
lex.yy.o: lex.yy.c
gcc -o lex.yy.o lex.yy.c
final: guish.o lex.yy.o
g++ -lfl final guish.o lex.yy.o
把这个保存到你程序目录下 文件名为makefile 然后进终端 cd到该目录 make一下试试
flex是生成c文件的词法生成器 但是我不会具体用 g++也不熟 所以命令应该是错的 makefile的格式就和我上面写的一样 下面的长空格是tab
还有你的-lfl 我把他理解成事gcc的参数了
你要makefile的规则我可以发给你一个pdf 看完都会基本使用makefile了
[email protected]

----------------------------------------------------------------------
----------------------------------------------------------------------

由于比较无聊乱回答问题的 （ makefile 帮助文档是真的）

剩下的坐等标准答案

『肆』 如何在linux下写makefile

Make工具最主要也是最基本的功能就是通过makefile文件来描述源程序之间的相互关系并自动维护编译工作。而makefile 文件需要按照某种语法进行编写，文件中需要说明如何编译各个源文件并连接生成可执行文件，并要求定义源文件之间的依赖关系。

make命令的选项与参数

然后就完了。

『伍』 根据提供的Linux操作系统源码中的Makefile结构，分析在工程多级目录中存在多个makefile文件时编译的顺序如

如下这个例子(3个子目录, 一个Makefile), 子目录的编译顺序由这个Makefile控制.
sub_a sub_b sub_c Makefile

『陆』 linux上的makefile怎么使用

一、Makefile的规则

在讲述这个Makefile之前，还是先来粗略地看一看Makefile的规则。
target ... : prerequisites ...
command
.......

target也就是一个目标文件，可以是Object File，也可以是执行文件。还可以是一个标签
（Label），对于标签这种特性，在后续的“伪目标”章节中会有叙述。
prerequisites就是，要生成那个target所需要的文件或是目标。
command也就是make需要执行的命令。（任意的Shell命令）

这是一个文件的依赖关系，也就是说，target这一个或多个的目标文件依赖于prerequisi
tes中的文件，其生成规则定义在command中。

二、一个示例

正如前面所说的，如果一个工程有3个头文件，和8个C文件，为了完成前面所述的那三
个规则，的Makefile应该是下面的这个样子的。

edit : main.o kbd.o command.o display.o \
insert.o search.o files.o utils.o
cc -o edit main.o kbd.o command.o display.o \
insert.o search.o files.o utils.o

main.o : main.c defs.h
cc -c main.c
kbd.o : kbd.c defs.h command.h
cc -c kbd.c
command.o : command.c defs.h command.h
cc -c command.c
display.o : display.c defs.h buffer.h
cc -c display.c
insert.o : insert.c defs.h buffer.h
cc -c insert.c
search.o : search.c defs.h buffer.h
cc -c search.c
files.o : files.c defs.h buffer.h command.h
cc -c files.c
utils.o : utils.c defs.h
cc -c utils.c
clean :
rm edit main.o kbd.o command.o display.o \
insert.o search.o files.o utils.o

反斜杠（\）是换行符的意思。这样比较便于Makefile的易读。可以把这个内容保存在
文件为“Makefile”或“makefile”的文件中，然后在该目录下直接输入命令“make”就
可以生成执行文件edit。如果要删除执行文件和所有的中间目标文件，那么，只要简单地
执行一下“make clean”就可以了。

在这个makefile中，目标文件（target）包含：执行文件edit和中间目标文件（*.o），依
赖文件（prerequisites）就是冒号后面的那些 .c 文件和 .h文件。每一个 .o 文件都有
一组依赖文件，而这些 .o 文件又是执行文件 edit 的依赖文件。依赖关系的实质上就是
说明了目标文件是由哪些文件生成的，换言之，目标文件是哪些文件更新的。

在定义好依赖关系后，后续的那一行定义了如何生成目标文件的操作系统命令，一定要以
一个Tab键作为开头。记住，make并不管命令是怎么工作的，他只管执行所定义的命令。m
ake会比纤雀较targets文件和prerequisites文件的修改日期，如果prerequisites文件的日期
要比targets文件的日期要新毁首早，或者target不存在的话，那么，make就会执行后续定义的命
令。

这里要说明一点的是，clean不是一个文件，它只芹卖不过是一个动作名字，有点像C语言中的
lable一样，其冒号后什么也没有，那么，make就不会自动去找文件的依赖性，也就不会自
动执行其后所定义的命令。要执行其后的命令，就要在make命令后明显得指出这个lable的
名字。这样的方法非常有用，可以在一个makefile中定义不用的编译或是和编译无关
的命令，比如程序的打包，程序的备份，等等。

三、makefile中使用变量

在上面的例子中，先让看看edit的规则：

edit : main.o kbd.o command.o display.o \
insert.o search.o files.o utils.o
cc -o edit main.o kbd.o command.o display.o \
insert.o search.o files.o utils.o

可以看到[.o]文件的字符串被重复了两次，如果的工程需要加入一个新的[.o]文
件，那么需要在两个地方加（应该是三个地方，还有一个地方在 clean中）。当然，
的makefile并不复杂，所以在两个地方加也不累，但如果makefile变得复杂，那么我
们就有可能会忘掉一个需要加入的地方，而导致编译失败。所以，为了makefile的易维护
，在makefile中可以使用变量。makefile的变量也就是一个字符串，理解成 C语言中
的宏可能会更好。

比如，声明一个变量，叫objects, OBJECTS, objs, OBJS, obj, 或是 OBJ，反正不管
什么啦，只要能够表示obj文件就行了。在makefile一开始就这样定义：

objects = main.o kbd.o command.o display.o \
insert.o search.o files.o utils.o

于是，就可以很方便地在的makefile中以“$(objects)”的方式来使用这个变量
了，于是的改良版makefile就变成下面这个样子：

objects = main.o kbd.o command.o display.o \
insert.o search.o files.o utils.o

edit : $(objects)
cc -o edit $(objects)
main.o : main.c defs.h
cc -c main.c
kbd.o : kbd.c defs.h command.h
cc -c kbd.c
command.o : command.c defs.h command.h
cc -c command.c
display.o : display.c defs.h buffer.h
cc -c display.c
insert.o : insert.c defs.h buffer.h
cc -c insert.c
search.o : search.c defs.h buffer.h
cc -c search.c
files.o : files.c defs.h buffer.h command.h
cc -c files.c
utils.o : utils.c defs.h
cc -c utils.c
clean :
rm edit $(objects)
于是如果有新的 .o 文件加入，只需简单地修改一下 objects 变量就可以了。

四、make是如何工作的

在默认的方式下，输入make命令通过makefile编译程序时，具体的内部机制如下：

1、make会在当前目录下找名字叫“Makefile”或“makefile”的文件。
2、如果找到，它会找文件中的第一个目标文件（target），在上面的例子中，他会找到“
edit”这个文件，并把这个文件作为最终的目标文件。
3、如果edit文件不存在，或是edit所依赖的后面的 .o 文件的文件修改时间要比edit这个
文件新，那么，他就会执行后面所定义的命令来生成edit这个文件。
4、如果edit所依赖的.o文件也不存在，那么make会在当前文件中找目标为.o文件的依赖性
，如果找到则再根据那一个规则生成.o文件。（这有点像一个堆栈的过程）
5、当然，你的C文件和H文件是存在的啦，于是make会生成 .o 文件，然后再用 .o 文件生
命make的终极任务，也就是执行文件edit了。

这就是整个make的依赖性，make会一层又一层地去找文件的依赖关系，直到最终编译出第
一个目标文件。在找寻的过程中，如果出现错误，比如最后被依赖的文件找不到，那么ma
ke就会直接退出，并报错，而对于所定义的命令的错误，或是编译不成功，make根本不理
。make只管文件的依赖性，即，如果在我找了依赖关系之后，冒号后面的文件还是不在，
那么对不起，我就不工作啦。

通过上述分析，知道，像clean这种，没有被第一个目标文件直接或间接关联，那么它
后面所定义的命令将不会被自动执行，不过，可以显示要make执行。即命令——“ma
ke clean”，以此来清除所有的目标文件，以便重编译。

于是在编程中，如果这个工程已被编译过了，当修改了其中一个源文件，比如fi
le.c，那么根据的依赖性，的目标file.o会被重编译（也就是在这个依性关系后
面所定义的命令），于是file.o的文件也是最新的啦，于是file.o的文件修改时间要比ed
it要新，所以edit也会被重新链接了（详见edit目标文件后定义的命令）。

而如果改变了“command.h”，那么，kdb.o、command.o和files.o都会被重编译，并
且，edit会被重链接。

『柒』 linux里面的make和makefile是做什么的

1、make:是一个非常重要的编译命令,本质上它是一个程序。利用make工具，可以将大型的开发项目分解成为多个更易于管理的模块，对于一个包括几百个源文件的应用程序，使用make和makefile工具就可以简洁明快地理顺各个源文件之间纷繁复杂的相互关系。而且如此多的源文件，如果每次都要键入gcc命令进行编译的话，那对程序员来说简直就是一场灾难。而make工具则可自动完成编译工作，并且可以只对程序员在上次编译后修改过的部分进行编译。

2、Makefile文件 ：Make工具最主要也是最基本的功能就是通过makefile文件来描述源程序之间的相互关系并自动维护编译工作，本质上makefile文件是个文本文件，用于配置编译过程。makefile 文件需要按照某种语法进行编写，文件中需要说明如何编译各个源文件并连接生成可执行文件，并要求定义源文件之间的依赖关系。makefile 文件是许多编译器--包括 Windows NT 下的编译器--维护编译信息的常用方法，只是在集成开发环境中，用户通过友好的界面修改 makefile 文件而已。

3、在 UNIX 系统中，习惯使用 Makefile 作为 makfile 文件。如果要使用其他文件作为 makefile，则可利用类似下面的 make 命令选项指定 makefile 文件：

$ make -f Makefile.debug

例如，一个名为prog的程序由三个C源文件filea.c、fileb.c和filec.c以及库文件LS编译生成，这三个文件还分别包含自己的头文件a.h 、b.h和c.h。通常情况下，C编译器将会输出三个目标文件filea.o、fileb.o和filec.o。假设filea.c和fileb.c都要声明用到一个名为defs的文件，但filec.c不用。即在filea.c和fileb.c里都有这样的声明：
#include "defs"
那么下面的文档就描述了这些文件之间的相互联系:
#It is a example for describing makefile
prog : filea.o fileb.o filec.o
cc filea.o fileb.o filec.o -LS -o prog
filea.o : filea.c a.h defs
cc -c filea.c
fileb.o : fileb.c b.h defs
cc -c fileb.c
filec.o : filec.c c.h
cc -c filec.c
这个描述文档就是一个简单的makefile文件。