⑴ linux内核模块编译-通过Makefile重命名.ko文件名和模块名
假设模块的源文件为hello.c，源码如下：
使用该文件编译内核模块。
正常情况下，Makefile文件内容如下：
执行 make 命令，生成hello.ko文件。
执行 sudo insmod hello.ko 命令，安装该模块。
执行 lsmod 命令，查看安装的模块。就会看到第一行的就是hello模块。
但是，如果想自定义模块名称为 xmole ，而不是默认的 hello ，如何实现呢？方法如下：
在Makefile中重命名obj-m并将obj-m的依赖关系设置为原始模块(hello)
修改后的Makefile文件内容如下：
将obj-m设置为 xmole .o，并使 xmole .o依赖于 hello .o.
执行 make 命令后，生成 xmole .ko, 而不是 hello .ko，
安装命令: sudo insmod xmole.ko
查看命令： lsmod ，就会看到被安装名为 xmole 的模块。
⑵ linux中执行make这段命令是啥意思
第1句，清除之前编译产生的所有中间文件(比如OBJ一类)，芯片指定为HI3518A
第2句，编译，CPU内核为ARM。
⑶ 在linux下怎么makefile
lex.yy.c: guish.l
flex guish.l lex.yy.c
guish.o: guish.cpp
g++ -fo guish.o guish.cpp
lex.yy.o: lex.yy.c
gcc -o lex.yy.o lex.yy.c
final: guish.o lex.yy.o
g++ -lfl final guish.o lex.yy.o
把这个保存到你程序目录下 文件名为makefile 然后进终端 cd到该目录 make一下试试
flex是生成c文件的词法生成器 但是我不会具体用 g++也不熟 所以命令应该是错的 makefile的格式就和我上面写的一样 下面的长空格是tab
还有你的-lfl 我把他理解成事gcc的参数了
你要makefile的规则我可以发给你一个pdf 看完都会基本使用makefile了
[email protected]
----------------------------------------------------------------------
----------------------------------------------------------------------
由于比较无聊乱回答问题的 （ makefile 帮助文档是真的）
剩下的坐等标准答案
⑷ linux系统make命令使用方法
Make：意思是编译过程复，同制时存在缓存当中，当执行make install 才是真正的安装
例如：我需要安装一个libxml2-2.6.30 包
解压： tar -zxvf libxml2-2.6.30
进入目录： cd /lamp/libxml2-2.6.30
安装指定路径： ./configure --prefix=/usr/local/libxml2/
编译： make
安装： make install
⑸ 在linux下如何执行另一个文件夹下的makefile
可以在主Makefile文件中直接写
all:
cd /Path/To/src1 && make
cd /Path/To/src2 && make
......
注意命令直接要使用 “&&”符号连接，尤其是在声明一些环境变量的时候，例如
export GNUMAKE=/bin/gmake && cd /Path/To/src && make
⑹ linux下的make命令使用问题
你的 $ make /media/FOREVER/program/Makefile 改为
输入 $ make -f /media/FOREVER/program/Makefile 就是加一个-f参数。
但是我不推荐这么做，最好是进入到回目录再执行，答因为Makefile中有可能用到Shell脚本找文件。
希望我的回答可以解决你的问题~
⑺ linux上的makefile怎么使用
一、Makefile的规则
在讲述这个Makefile之前，还是先来粗略地看一看Makefile的规则。
target ... : prerequisites ...
command
.......
target也就是一个目标文件，可以是Object File，也可以是执行文件。还可以是一个标签
（Label），对于标签这种特性，在后续的“伪目标”章节中会有叙述。
prerequisites就是，要生成那个target所需要的文件或是目标。
command也就是make需要执行的命令。（任意的Shell命令）
这是一个文件的依赖关系，也就是说，target这一个或多个的目标文件依赖于prerequisi
tes中的文件，其生成规则定义在command中。
二、一个示例
正如前面所说的，如果一个工程有3个头文件，和8个C文件，为了完成前面所述的那三
个规则，的Makefile应该是下面的这个样子的。
edit : main.o kbd.o command.o display.o \
insert.o search.o files.o utils.o
cc -o edit main.o kbd.o command.o display.o \
insert.o search.o files.o utils.o
main.o : main.c defs.h
cc -c main.c
kbd.o : kbd.c defs.h command.h
cc -c kbd.c
command.o : command.c defs.h command.h
cc -c command.c
display.o : display.c defs.h buffer.h
cc -c display.c
insert.o : insert.c defs.h buffer.h
cc -c insert.c
search.o : search.c defs.h buffer.h
cc -c search.c
files.o : files.c defs.h buffer.h command.h
cc -c files.c
utils.o : utils.c defs.h
cc -c utils.c
clean :
rm edit main.o kbd.o command.o display.o \
insert.o search.o files.o utils.o
反斜杠（\）是换行符的意思。这样比较便于Makefile的易读。可以把这个内容保存在
文件为“Makefile”或“makefile”的文件中，然后在该目录下直接输入命令“make”就
可以生成执行文件edit。如果要删除执行文件和所有的中间目标文件，那么，只要简单地
执行一下“make clean”就可以了。
在这个makefile中，目标文件（target）包含：执行文件edit和中间目标文件（*.o），依
赖文件（prerequisites）就是冒号后面的那些 .c 文件和 .h文件。每一个 .o 文件都有
一组依赖文件，而这些 .o 文件又是执行文件 edit 的依赖文件。依赖关系的实质上就是
说明了目标文件是由哪些文件生成的，换言之，目标文件是哪些文件更新的。
在定义好依赖关系后，后续的那一行定义了如何生成目标文件的操作系统命令，一定要以
一个Tab键作为开头。记住，make并不管命令是怎么工作的，他只管执行所定义的命令。m
ake会比纤雀较targets文件和prerequisites文件的修改日期，如果prerequisites文件的日期
要比targets文件的日期要新毁首早，或者target不存在的话，那么，make就会执行后续定义的命
令。
这里要说明一点的是，clean不是一个文件，它只芹卖不过是一个动作名字，有点像C语言中的
lable一样，其冒号后什么也没有，那么，make就不会自动去找文件的依赖性，也就不会自
动执行其后所定义的命令。要执行其后的命令，就要在make命令后明显得指出这个lable的
名字。这样的方法非常有用，可以在一个makefile中定义不用的编译或是和编译无关
的命令，比如程序的打包，程序的备份，等等。
三、makefile中使用变量
在上面的例子中，先让看看edit的规则：
edit : main.o kbd.o command.o display.o \
insert.o search.o files.o utils.o
cc -o edit main.o kbd.o command.o display.o \
insert.o search.o files.o utils.o
可以看到[.o]文件的字符串被重复了两次，如果的工程需要加入一个新的[.o]文
件，那么需要在两个地方加（应该是三个地方，还有一个地方在 clean中）。当然，
的makefile并不复杂，所以在两个地方加也不累，但如果makefile变得复杂，那么我
们就有可能会忘掉一个需要加入的地方，而导致编译失败。所以，为了makefile的易维护
，在makefile中可以使用变量。makefile的变量也就是一个字符串，理解成 C语言中
的宏可能会更好。
比如，声明一个变量，叫objects, OBJECTS, objs, OBJS, obj, 或是 OBJ，反正不管
什么啦，只要能够表示obj文件就行了。在makefile一开始就这样定义：
objects = main.o kbd.o command.o display.o \
insert.o search.o files.o utils.o
于是，就可以很方便地在的makefile中以“$(objects)”的方式来使用这个变量
了，于是的改良版makefile就变成下面这个样子：
objects = main.o kbd.o command.o display.o \
insert.o search.o files.o utils.o
edit : $(objects)
cc -o edit $(objects)
main.o : main.c defs.h
cc -c main.c
kbd.o : kbd.c defs.h command.h
cc -c kbd.c
command.o : command.c defs.h command.h
cc -c command.c
display.o : display.c defs.h buffer.h
cc -c display.c
insert.o : insert.c defs.h buffer.h
cc -c insert.c
search.o : search.c defs.h buffer.h
cc -c search.c
files.o : files.c defs.h buffer.h command.h
cc -c files.c
utils.o : utils.c defs.h
cc -c utils.c
clean :
rm edit $(objects)
于是如果有新的 .o 文件加入，只需简单地修改一下 objects 变量就可以了。
四、make是如何工作的
在默认的方式下，输入make命令通过makefile编译程序时，具体的内部机制如下：
1、make会在当前目录下找名字叫“Makefile”或“makefile”的文件。
2、如果找到，它会找文件中的第一个目标文件（target），在上面的例子中，他会找到“
edit”这个文件，并把这个文件作为最终的目标文件。
3、如果edit文件不存在，或是edit所依赖的后面的 .o 文件的文件修改时间要比edit这个
文件新，那么，他就会执行后面所定义的命令来生成edit这个文件。
4、如果edit所依赖的.o文件也不存在，那么make会在当前文件中找目标为.o文件的依赖性
，如果找到则再根据那一个规则生成.o文件。（这有点像一个堆栈的过程）
5、当然，你的C文件和H文件是存在的啦，于是make会生成 .o 文件，然后再用 .o 文件生
命make的终极任务，也就是执行文件edit了。
这就是整个make的依赖性，make会一层又一层地去找文件的依赖关系，直到最终编译出第
一个目标文件。在找寻的过程中，如果出现错误，比如最后被依赖的文件找不到，那么ma
ke就会直接退出，并报错，而对于所定义的命令的错误，或是编译不成功，make根本不理
。make只管文件的依赖性，即，如果在我找了依赖关系之后，冒号后面的文件还是不在，
那么对不起，我就不工作啦。
通过上述分析，知道，像clean这种，没有被第一个目标文件直接或间接关联，那么它
后面所定义的命令将不会被自动执行，不过，可以显示要make执行。即命令——“ma
ke clean”，以此来清除所有的目标文件，以便重编译。
于是在编程中，如果这个工程已被编译过了，当修改了其中一个源文件，比如fi
le.c，那么根据的依赖性，的目标file.o会被重编译（也就是在这个依性关系后
面所定义的命令），于是file.o的文件也是最新的啦，于是file.o的文件修改时间要比ed
it要新，所以edit也会被重新链接了（详见edit目标文件后定义的命令）。
而如果改变了“command.h”，那么，kdb.o、command.o和files.o都会被重编译，并
且，edit会被重链接。
⑻ linux make之后怎么执行
先运行configure脚本生成Makefile编译配置文件 然银山后执行锋和中make命令,make会自动读取上一步生成的Makefile编译链接源代码 最后执行make install命令,make还是去读取Makefile,提取里面的install参数的定义,复制编译链接棚神好的二进制文件到Makefile定义的位置并更改必须的权限.
⑼ 使用linux编程怎么写makefile
Makefile语法基础
在Linux下，自动化编译工具是通过make命令来完成的（姿弊一些工具厂商也提供了它们自己的make命令，如gmake等），make命令的基本格式如下：
make
[-f
makefile]
[label]
它可以通过-f参数指定输入文件，当省略-f参数时，默认输入文件名为Makefile，由于我们通常不用这个-f参数，往往就用默认的Makefile文件名。
Makefile是一个文本文件，它是基于一定的语法规则的，它的基本执行规则定义如下：
target
:
[prerequisites]
command
target
标签，模郑用于标志当前构建的规则，它也可以是文件。
prerequisites
依赖项，在构建该标签的时候先执行的规则
command
make需要执行的命令。（任意的Shell命令）
注意：Makefile的target是顶格写的，而Command需要加一个Tab键。我这里为了排版看起来舒服点，每一行都多加了一个Tab键，如果要使用本文的Makefile示例，请去掉各行的第一个Tab键，否则make的时候报错。
例如，我们编写一个简单的Makefile：
clean:
@echo
"clean"
all:
@echo
"all"
当我们直接执行make命令的时候，输出如下：
tianfang
>
make
clean
tianfang
>
make
all
all
tianfang
>
make
clean
clean
从中我们可以看到：默认情迹码族况下构建第一个标签。可以通过在命令行参数中通过参数构建指定标签。
⑽ 在linux下生成makefile，执行时为什么不需要加./
简单的说： 因为make程序在系统执行路径（$PATH）中。
make的时候，make程序解释makefile中内容，执行编译过程。