Ⅰ 集成電路系統級封裝(SiP)技術以及應用
由於 集成電路 設計水平和工藝技術的提高，集成電路的規模越來越大，整個系統可以集成到一個 晶元 上（目前一個晶元上可以集成108個晶體管）。這使得將於單晶元集成到由具有多個硬體和軟體功能的電路組成的系統（或子系統）中成為可能。90年代末，集成電路進入了系統級晶元（SOC）時代。
1980年代，專門集成電路以標准邏輯門為基本單元，由處理線提供給設計師免費使用，以縮短設計周期：1990年代末進入系統級晶元時代。在晶元上，它包括cpu、dsp、邏輯電路、模擬電路、射頻電路、存儲器和其他電路模塊以及嵌入式軟體，並相互連接，形成完整的系統。
由於系統設計日益復雜，設計行業中已有工廠專門開發具有這些功能的各種集成電路模塊（稱為知識產權核心或IP核心）。這些模塊通過授權提供給其他系統設計人員進行有償使用。設計人員將使用IP核作為設計的基本單元。IP核的重用不僅縮短了系統設計周期，而且提高了系統設計的成功率。
研究表明，與由IC構成的系統相比，由於SOC設計能夠綜合考慮整個系統的各種條件，在相同的工藝條件下，可以達到更高的系統指標。21世紀將是SOC技術真正快速發展的時期。
近年來，由於整機的攜帶型開發和系統小型化的趨勢，需要在晶元上集成更多不同類型的元件，如Si-CMOSIC，GaAs-RFIC，各種無源元件，光機械設備，天線，連接器。和感測器等單一材料和標准工藝的SOC是有限的。近年來，基於SOC快速開發的系統級封裝（SiP）不僅可以在一個封裝中組裝多個晶元，而且可以堆疊和集成不同類型的器件和電路晶元。復雜，完整的系統。
與SOC相比，SIP具有：
（一）可以提供更多的新功能；
（2）各工序兼容性好；
（3）靈活性和適應性強；
（4）低成本；
（5）易於分塊測試；
（6）開發周期短等優點。
SOC和SIP互為補充。一般認為，SOC主要用於更新較慢、對軍事裝備性能要求較高的產品。SIP主要用於更換周期較短的消費品，如手機。SIP的合格率和計算機輔助設計有待進一步提高。
由於液滴的復雜性，對液滴的設計和工藝技術提出了更高的要求。在設計方面，需要由系統工程師、電路設計、布局設計、硅技術設計、測試和製造等工程師組成的團隊共同努力，以達到最佳的性能、最小的尺寸和最小的成本。首先，採用計算機輔助模擬設計，對晶元、電源和被動組件的參數和布局進行了設計。高密度線路的設計應考慮消除振盪、過沖、串擾和輻射。考慮散熱和可靠性；選擇襯底材料（包括介電常數、損耗、互連阻抗等）；制定線寬、間距和穿孔等設計規則；最後設計主板的布局。
SIP採用了近十年來迅速發展的觸發器焊接互連技術。觸發器焊接互連具有直流電壓低、互連密度高、寄生電感小、熱、電性能好等優點，但成本高於焊絲。SIP的另一個優點是能夠集成各種無源組件。無源元件在集成電路中的應用日益增多。例如，行動電話中的無源元件與有源元件的比例約為50：1。採用近年來發展起來的低溫共燒多層陶瓷（LTCC）和低溫共燒鐵氧體（LTCF）技術，即在多層陶瓷中集成電阻、電容、電感、濾波器和諧振器等無源元件，就像將有源器件集成到矽片中一樣。此外，為了提高晶元芯核在封裝中的面積比，採用了兩個以上的晶元疊層結構，並在Z方向上中進行了三維集成。開發了層合晶元之間的超薄柔性絕緣層底板、底板上的銅線、通孔互連和金屬化等新技術。
SIP以其快速進入市場的競爭力、更小、更薄、更輕、更多的功能，在業界得到了廣泛的應用。它的主要應用是射頻/無線應用、移動通信、網路設備、計算機和外圍設備、數字產品、圖像、生物和MEMS感測器。
到2010年，SiP的布線密度預計為6000cm / cm 2，熱密度為100W / cm 2，元件密度為5000 / cm 2，I / O密度為3000 / cm 2。系統級封裝設計也正朝著SOC的自動布局和布線等計算機輔助自動化發展。英特爾最先進的SiP技術將五個堆疊式快閃記憶體晶元集成到1.0mm超薄封裝中。東芝的SiP目標是將手機的所有功能集成到一個包中。日本最近預測，如果全球五分之一的LSI系統採用SiP技術，SiP市場可達到1.2萬億日元。憑借其進入市場的優勢，SiP將在未來幾年內以更快的速度增長。在加快集成電路設計和晶元製造發展的同時，中國應加大系統級封裝的研發力度。