systemc電子系統級

A. 計算機硬體描述語言(VHDL)與編程語言（C語言）的區別及關系，

計算機硬體描述語言(VHDL)與編程語言（C語言）的區別及關系，

首先說VHDL：它是描述電路的計算機工具，早期的CPLD等器件是基於與-或陣列的，更容易說明這點，VHDL是描述電路行為的，當下載到器件後，它就是具體的電路，這個電路全由與-或陣列組成。後期的FPGA也一樣，只是它是基於查找表的。再說C語言：我們可以認為它是用於控制特定電路的工作。我們都知道可以C編程的控制器都有程序存儲器，它裡面就存放了C編譯後的二進制代碼。而VHDL里下載後根本就不需要這個存放程序的地方。

硬體描述語言與高級編程語言有何區別？

用途不一樣
VHDL等硬體描述語言主要用於CPLD、FPGA的大規模可編程邏輯器件
而C語言等高級編程語言主要用於計算機等方面

軟體編程語言和硬體描述語言的差別？

verilog hdl 的程序燒到晶元里會影響晶元里的電路結構吧~ C編譯成機器碼以後一般都是在通用計算機上跑~這個問題很大有點不知道從何說起，老衲盡力了

VHDL硬體描述語言和匯編語言有什麼關系嗎？

做單片機方面，匯編語言是必學的，雖然單片機編程所用的大部分是C語言！
VhdL語言是針對FPGA和CPLD的硬體描述語言，兩者沒多大共同點，是針對兩個不同領域的語言！
學習單片機後，你可以往ARM和DSP方向發展!現在電子的一個大方向
你也可以單獨學習VHDL，將FPGA學懂，那麼你就是兼顧電子兩大類的最尖端人才了！

VHDL代碼是標準的硬體描述語言這句話怎樣理解？何謂硬體描述語言？

VHDL說簡單點 就是你用你心裏面想的話去描述電路 讓CPLD /FPGA去實現 是用來描述電路的 所以說叫硬體描述語言 自己的理解 希望能幫到你

VHDL硬體描述語言的延遲語句是什麼？

VHDL每一條語句最終生成的是一堆電路,記得是一堆實實在在的電路,不是生成一堆來執行什麼功能的程序 所以不存在什麼延時問題,所謂的延時,只是輸入到輸出的延時,執行語句的耗時那是不存在這種說法的

現在學硬體描述語言，VHDL好還是Verilog好

初學者我感覺因為有C語言基礎，Verilog的話比較容易上手，語法比較像。但是不要因此而輕視它，有些地方是初學者很難理解的比如阻塞式賦值和非阻塞式賦值等。

誰能介紹一下"硬體描述語言VHDL"?

硬體描述語言HDL是一種用形式化方法描述數字電路和系統的語言。利用這種語言，數字電路系統的設計可以從上層到下層（從抽象到具體）逐層描述自己的設計思想，用一系列分層次的模塊來表示極其復雜的數字系統。然後，利用電子設計自動化（EDA）工具，逐層進行模擬驗證，再把其中需要變為實際電路的模塊組合，經過自動綜合工具轉換到門級電路網表。接下去，再用專用集成電路ASIC或現場可編程門陣列FPGA自動布局布線工具，把網表轉換為要實現的具體電路布線結構。
目前，這種高層次(high-level-design)的方法已被廣泛採用。據統計，目前在美國矽谷約有90%以上的ASIC和FPGA採用硬體描述語言進行設計。
硬體描述語言HDL的發展至今已有20多年的歷史，並成功地應用於設計的各個階段：建模、模擬、驗證和綜合等。到20世紀80年代，已出現了上百種硬體描述語言，對設計自動化曾起到了極大的促進和推動作用。但是，這些語言一般各自面向特定的設計領域和層次，而且眾多的語言使用戶無所適從。因此，急需一種面向設計的多領域、多層次並得到普遍認同的標准硬體描述語言。20世紀80年代後期，VHDL和Verilog HDL語言適應了這種趨勢的要求，先後成為IEEE標准。
現在，隨著系統級FPGA以及系統晶元的出現，軟硬體協調設計和系統設計變得越來越重要。傳統意義上的硬體設計越來越傾向於與系統設計和軟體設計結合。硬體描述語言為適應新的情況，迅速發展，出現了很多新的硬體描述語言，像Superlog、SystemC、Cynlib C++等等。究竟選擇哪種語言進行設計，整個業界正在進行激烈的討論。因此，完全有必要在這方面作一些比較研究，為EDA設計做一些有意義的工作，也為發展我們未來的晶元設計技術打好基礎

可編程硬體描述語言主要包括哪倆種

VHDL和Verilog HDL
VHDL:
功能強大、設計靈活
支持廣泛、易於修改
強大的系統硬體描述能力
獨立於器件的設計、與工藝無關
很強的移植能力
易於共享和復用
Verilog HDL：Verilog來自C 語言，易學易用，編程風格靈活、簡潔，使用者眾多，特別在ASIC領域流行；

在VHDL硬體描述語言中,architectures的功能是什麼?

architecture是定義的結構體，定義了實體後就需要定義結構體

B. multisim和modelsim有什麼區別

Multisim是加拿大圖像交互技術公司（Interactive
Image
Technoligics簡稱IIT公司)推出的以Windows為基礎的模擬工具，適用於板級的模擬/數字電路板的設計工作。它包含了電路原理圖的圖形輸入、電路硬體描述語言輸入方式，具有豐富的模擬分析能力。
工程師們可以使用Multisim互動式地搭建電路原理圖，並對電路行為進行模擬。Multisim提煉了SPICE模擬的復雜內容，這樣工程師無需懂得深入的SPICE技術就可以很快地進行捕獲、模擬和分析新的設計，這也使其更適合電子學教育。通過Multisim和虛擬儀器技術，PCB設計工程師和電子學教育工作者可以完成從理論到原理圖捕獲與模擬再到原型設計和測試這樣一個完整的綜合設計流程。
Mentor公司的ModelSim是業界最優秀的HDL語言模擬軟體，它能提供友好的模擬環境，是業界唯一的單內核支持VHDL和Verilog混合模擬的模擬器。它採用直接優化的編譯技術、Tcl/Tk技術、和單一內核模擬技術，編譯模擬速度快，編譯的代碼與平台無關，便於保護IP核，個性化的圖形界面和用戶介面，為用戶加快調錯提供強有力的手段，是FPGA/ASIC設計的首選模擬軟體。
主要特點：
•
RTL和門級優化，本地編譯結構，編譯模擬速度快，跨平台跨版本模擬；
•
單內核VHDL和Verilog混合模擬；
•
源代碼模版和助手，項目管理；
•
集成了性能分析、波形比較、代碼覆蓋、數據流ChaseX、Signal
Spy、虛擬對象Virtual
Object、Memory窗口、Assertion窗口、源碼窗口顯示信號值、信號條件斷點等眾多調試功能；
•
C和Tcl/Tk介面，C調試；
•
對SystemC的直接支持，和HDL任意混合
•
支持SystemVerilog的設計功能；
•
對系統級描述語言的最全面支持，SystemVerilog,
SystemC,
PSL;
•
ASIC
Sign
off。

C. 可編程硬體描述語言主要包括哪倆種

VHDL和Verilog HDL
VHDL:
功能強大、設計靈活
支持廣泛、易於修改
強大的系統硬體描述能力

獨立於器件的設計、與工藝無關

很強的移植能力

易於共享和復用

Verilog HDL：Verilog來自C 語言，易學易用，編程風格靈活、簡潔，使用者眾多，特別在ASIC領域流行；

D. 集成電路的發展趨勢如何微電子技術為達到極限嗎

虵有一篇論文，你可以看看，對提高姿勢水平很有幫助

E. SystemC與Verilog的比較

System C是一種軟/硬體協同設計語言,一種新的系統級建模語言。

研究表明，具有較高的抽象能力，同時能體現出硬體設計中的信號同步、時間延遲、狀態轉換等物理信息的語言，才能給工程師提供一個系統級設計的公共基礎平台。在我們常用的設計語言中，C、C++ 和java等高級編程語言有較高的抽象能力，但由於不能體現硬體設計的物理特性，硬體模塊部分需重新用硬體描述語言設計，使得後續設計缺乏連貫性；而VHDL,Verilog最初目的並不是進行電路設計，前者是用來描述電路的，而後者起源於板級系統模擬，因此它們並不適合進行系統級的軟體和演算法設計，特別是現在系統中的功能越來越多的由軟體來完成時。

SystemC既是系統級語言，也是硬體描述語言。《SystemC入門》介紹的是SystemC2.0標准，主要介紹SystemC有關硬體建模方面的語法特性，換言之，是介紹SystemC的RTI.可綜合子集。其主要內存包括：SystemC數據類型、組合邏輯建模，同步邏輯建模、三態驅動器建模、常用的設計函數模型，測試平台的編寫及系統級建模的功能等。隨書附帶l張光碟，內含《SystemC入門》所有例子的代碼。《SystemC入門》所有例子都經SystemC2.0.1的驗證。《SystemC入門》可作為想要了解和學習SystemC的設計工程師和系統工程師的參考書，也可用做大學講授體系結構、數字設計或系統設計課程的教材。

你可以看看《systemc入門》這本書，很好的，介紹非常詳細，而且裡面有不少的圖表介紹設計的流程。 其實最大的區別是SystemC對於系統架構的探索具有很有作用，但真正的RTL級電路設計，還是以VerilogHDL和VHDL為主的。

F. ARM做機器人無界面,多感測器,WINCE好還是LINUX好

嵌入式系統編程

「嵌入式」是一個很大的話題，它涉及的領域相當廣泛，涵蓋了硬體設計與軟體開發。大致來說，嵌入式系統有三個特點：嵌入性，專用性和計算性。嵌入性表示系統通常需要嵌入到其他對象系統中，小到計算器、MP3，大到導彈、太空梭等等。因此必須滿足對象系統的環境要求，如物理環境（小型）、電氣環境（可靠）、成本（價廉）等要求。專用性表示系統的軟硬體要有可裁剪性；滿足對象要求的最小軟、硬體配置等。計算性表示嵌入式系統必須是能滿足對象系統控制要求的計算機系統。正是由於應用系統的環境復雜多樣，嵌入式系統的軟硬體種類也非常繁多。按照應用需求，處理器可能從4位到128位，內存可能從幾K到幾百M甚至幾G不等。長久以來，提到嵌入式軟體大家首先聯想到的可能是慢得可憐的處理器和少得可憐的內存及外存，通常我們稱此為資源受限的環境。可以預言，在現在及將來的很長一段時間內，很多嵌入式軟體將繼續在資源受限的環境下開發。在資源受限的環境下，代碼的體積、執行的效率通常都是程序員最關注的因素。正因如此，長期以來，C語言甚至匯編語言在嵌入式領域占據了非常廣闊的市場。C++語言之所以沒有從一開始就在嵌入式領域遍地開花，也不是沒有原因的。首先，還是由嵌入式應用種類繁多的特點決定，我們永遠也不會用ISO C++在四位晶元上編程式控制制彩燈閃爍（當然這也不是不可以），這種工作只需要幾條匯編語句就可以完成，用C++無易於「高射炮打蚊子」。更重要的一點，ISO C++標準定義了C++的語法規范，但是並沒有定義其相對應的開銷。現實情況是，在一些編譯器的具體實現上，有一些ISO C++的語法特性會導致代碼體積膨脹和執行效率的低下。這導致了一些關注嵌入式系統效率與性能的開發人員不願意使用C++作為嵌入式軟體的開發語言。

讓C++為嵌入式系統服務

雖然使用C++有可能會對嵌入式軟體帶來額外的開銷，但是這並沒有影響C++在嵌入式軟體中的推廣，在使用C++的過程中，揚長避短，發揮C++在封裝、繼承等方面的優勢，避開可能導致效率與性能問題的語言特性，依然可以開發出優秀的嵌入式軟體。下圖列出了C++語言特性及其在OOP中的重要性和實現的成本之間的關系。使用C++在資源受限的環境中編程的時候，需要對這些語言特性進行合理的均衡與取捨。

既然ISO C++中有一些語言特性有可能會導致性能和代碼體積的問題，如果能對ISO C++進行改造使其適用嵌入式環境，那自然是再好不過的了（雖然這有可能會導致一些鐵桿ISO C++支持者的不滿）。早在上個世紀90年代，就已經成立了嵌入式C++技術委員會（Embedded C++ Technical Committee），該委員會致力於定義一套適用於嵌入式軟體開發的C++語言規范。在1998年，Embedded C++規范正式出爐（我們簡稱之為EC++），我們可以從EC++的官方網站上查看這份規范，地址是http://www.caravan.net/ec2plus。 大致來講，EC++是標准C++語言的一個子集，它從C++語法中剔除了一些實現復雜和會導致額外負擔語法元素。例如：多重繼承與虛基類、RTTI、異常處理、模版、命名空間等等。同時，在標准庫方面，EC++規范也做了刪減，STL和Stream等被剔除了。在EC++規范出爐之後。很多嵌入式廠商都推出了符合EC++規范的編譯器，在嵌入式領域有一定的影響。

C++新的應用

近幾年來，嵌入式系統領域又有了新的發展。首先，隨著手機、PDA等消費性電子產品的飛速增長，嵌入式系統地市場規模在飛速的擴大，這個領域吸引了越來越多的人的眼光。其次，隨著Internet的廣為流行，越來越多的智能嵌入式應用場景需要互聯網的支持，這也從另外一個角度推進了嵌入式系統硬體功能的增強和軟體復雜性的提高。在這新一波的浪潮中，C++語言又有了新的用武之地。在嵌入式SoC設計方面，通常需要對SoC體系結構進行建模以進行體系性能的分析及軟硬體聯合設計。VHDL等設計語言可以實現這些功能。而在1999年OSCI組織推出的SystemC是建立在C++基礎上的開放的系統級設計語言，能夠對SoC體系結構進行自然和有效的描述。這樣，在嵌入式晶元設計領域，C++也可以施展拳腳。隨著嵌入式軟體功能的不斷增強，通用計算機上普遍的操作系統也逐漸出現在嵌入式系統中，成為了嵌入式操作系統。嵌入式操作系統種類繁多。在功能、性能、應用領域等都有很大的差異。因此嵌入式領域沒有也不可能會像桌面計算機一樣有某一款操作系統取得壟斷地位。常見的嵌入式操作系統有VxWorks、嵌入式Linux、Windows CE等等。在嵌入式操作系統領域，尤其是高端消費電子產品專用的操作系統領域，C++語言大有可為之處，很多嵌入式操作系統都使用C++搭建，並且對用戶以C++的形式提供引用程序編寫介面。在這方面，Symbian OS是一個很好的例子，Symbian OS是由愛立信、諾基亞、摩托羅拉等共同出資開發，其目的是為智能手機提供一個操作系統平台。Symbian OS的API均以C++類的方式提供，應用開發人員可以使用C++開發基於Symbian OS的手機上的應用程序。軟體巨頭微軟在這方面自然也不甘示弱，其推出的嵌入式操作系統Windows CE以及構建在Windows CE之上的Windows Mobile手機、PDA平台憑借其一貫的易用性在市場上占據了一席之地。而Windows CE配套的開發環境Embedded Visual C++與桌面開發使用的Visual C++在用戶界面、使用習慣上都一脈相承，並且Embedded Visual C++集成了桌面開發中常用的MFC、ATL等C++庫。使很多桌面應用程序開發人員可以容易的過渡到基於Windows CE的嵌入式開發平台上來。在國內方面，科泰世紀公司自主研發的和欣（Elastos）嵌入式操作系統不但完全使用C++語言構建，而且還引入了ISO C++中沒有的元數據等概念，並允許使用C++語言開發自描述的構件。這樣運行時Reflection、組件自描述、二進制繼承等優秀的特性再也不是java/C#等語言的「專利」了。甚至在一些電子玩具上，也不乏C++的身影。BrickOS是一個運行在樂高（Lego，全球著名的玩具製造商）玩具機器人上的開源嵌入式操作系統，旨在為玩具機器人提供C/C++的編程環境。我們可以從SourceForge網站上查找BrickOS的相關信息。在BrickOS下，就可以使用C++語言編程式控制制機器人身上的感測器等部件，使機器人完成踢足球、賽跑等復雜的動作（學C++要從娃娃抓起）。

結論

C++語言在誕生之日起就被設計成一種通用（General Purpose）的編程語言，適用於不同的應用場景。經過二十年的發展，C++在伺服器端，桌面工作站的程序編寫中都有了廣泛的應用。隨著近年來移動設備與嵌入式系統的迅速崛起，C++在移動與嵌入式領域也有廣泛的用武之地。而C++作為系統級編程語言的一些優越的語言特性，在嵌入式設備上可以更好的得以體現。可以預見，隨著嵌入式產業的飛速發展及C++語言的不斷完善，在嵌入式領域C++必將有更輝煌的前景。

G. 用HDL硬體描述語言能夠做些什麼

我也正學這個呢，簡單來說就是硬體語言，通過它來完成集成電路的設計，測試，因為將晶元製造出來後再測試陳本非常高昂~

硬體描述語言HDL是一種用形式化方法描述數字電路和系統的語言。利用這種語言，數字電路系統的設計可以從上層到下層（從抽象到具體）逐層描述自己的設計思想，用一系列分層次的模塊來表示極其復雜的數字系統。然後，利用電子設計自動化（EDA）工具，逐層進行模擬驗證，再把其中需要變為實際電路的模塊組合，經過自動綜合工具轉換到門級電路網表。接下去，再用專用集成電路ASIC或現場可編程門陣列FPGA自動布局布線工具，把網表轉換為要實現的具體電路布線結構。

目前，這種高層次(high-level-design)的方法已被廣泛採用。據統計，目前在美國矽谷約有90%以上的ASIC和FPGA採用硬體描述語言進行設計。

硬體描述語言HDL的發展至今已有20多年的歷史，並成功地應用於設計的各個階段：建模、模擬、驗證和綜合等。到20世紀80年代，已出現了上百種硬體描述語言，對設計自動化曾起到了極大的促進和推動作用。但是，這些語言一般各自面向特定的設計領域和層次，而且眾多的語言使用戶無所適從。因此，急需一種面向設計的多領域、多層次並得到普遍認同的標准硬體描述語言。20世紀80年代後期，VHDL和Verilog HDL語言適應了這種趨勢的要求，先後成為IEEE標准。

現在，隨著系統級FPGA以及系統晶元的出現，軟硬體協調設計和系統設計變得越來越重要。傳統意義上的硬體設計越來越傾向於與系統設計和軟體設計結合。硬體描述語言為適應新的情況，迅速發展，出現了很多新的硬體描述語言，像Superlog、SystemC、Cynlib C++等等。究竟選擇哪種語言進行設計，整個業界正在進行激烈的討論。因此，完全有必要在這方面作一些比較研究，為EDA設計做一些有意義的工作，也為發展我們未來的晶元設計技術打好基礎

H. 我想知道EDA的發展前景和EDA開發的優缺點

*****電子設計自動化，現在設計硬體電路，估計都得用到EDA方法，EDA方法包括兩個方面：設計模式和設計工具。

*****現代設計模式一般就是自頂向下的過程。先分析需求包括功能與性能兩大指標；然後按功能劃分子模塊，接著分塊實現，具體就是用各種元器件和專業集成塊拼接實現。到這邏輯電路基本實現，需要用設計工具驗證你設計的合理性，可以用VHDL語言在maxplus這一進行EDA開發必須的軟體模擬及硬體模擬環境下驗證。

*****可以說，任何與只能控制有關的電子產品，其中都會用到用EDA設計的模塊，甚至是整個產品本身。當然，要真正成為一位熟練工人，或是優秀學徒，都需要個人的興趣作為動力，個人的耐心和細心作為支柱。其實你說的缺點也就在這裡面，這一行業顯得比較專業，你選了這一行業，你的擇業面就相當窄了些，找不到合適工作的危險性就相當較大。好好考慮吧，要是足夠自信的話，那就勇敢的選擇自己喜愛的，不計較它的優缺點！

*****祝你好運！一位同行師兄路過...

I. 計算機機房安全等級的劃分標準是什麼

計算機機房安全等級的劃分標準是使用性質、管理要求及其在經濟和社會中的重要性，劃分為A、B、C三級。

A級為最高級別，主要指涉及國計民生的機房設計。其電子信息系統運行中斷將造成重大的經濟損或公共場所秩序嚴重混亂。像國家氣象台；國家級信息中心、計算中心；重要的軍事指揮部門；大中城市的機場、廣播電台、電視台、應急指揮中心；銀行總行等屬A級機房。

B級為電子信息系統運行中斷將造成一定的社會秩序混亂和一定的經濟損失的機房。科研院所；高等院校；三級醫院；大中城市的氣象台、信息中心、疾病預防與控制中心、電力調度中心、交通（鐵路、公路、水運）指揮調度中心；國際會議中心；國際體育比賽場館；省部級以上政府辦公樓等屬B級機房。

A級或B級范圍之外的電子信息系統機房為C級。

(9)systemc電子系統級擴展閱讀

機房涵蓋了建築裝修、供電、照明、防雷、接地、UPS不間斷電源、精密空調、環境監測、火災報警及滅火、門禁、防盜、閉路監視、綜合布線和系統集成等技術。

機房的種類繁多，根據功能的不同大致分為：計算機機房或稱信息網路機房(網路交換機、伺服器群、程式控制交換機等)，其特點是面積較大，電源和空調不允許中斷，是綜合布線和信息化網路設備的核心。

監控機房(電視監視牆、矩陣主機、畫面分割器、硬碟錄像機、防盜報警主機、編/解碼器、樓宇自控、門禁、車庫管理主機房)是有人值守的重要機房；消防機房(火災報警主機、滅火聯動控制台、緊急廣播機櫃等)也是有人值守的重要機房。此外，還有屏蔽機房、衛星電視機房等。

J. 常見的硬體描述語言有哪些

硬體描述語言（英文： Hardware Description Language ，簡稱： HDL ）是電子系統硬體行為描述、結構描述、數據流描述的語言。利用這種語言，數字電路系統的設計可以從頂層到底層（從抽象到具體）逐層描述自己的設計思想，用一系列分層次的模塊來表示極其復雜的數字系統。然後，利用電子設計自動化（ EDA ）工具，逐層進行模擬驗證，再把其中需要變為實際電路的模塊組合，經過自動綜合工具轉換到門級電路網表。接下去，再用專用集成電路 ASIC 或現場可編程門陣列 FPGA 自動布局布線工具，把網表轉換為要實現的具體電路布線結構。