probe315使用教程

『壹』 EDA技術實用教程的目錄

第1章緒論11.1EDA技術概論11.1.1EDA技術及發展21.1.2EDA技術應用41.2PLD及FPGA/CPLD產品概述51.2.1PLD技術及發展61.2.2PLD技術分類61.2.3PLD產品可編程原理71.2.4CPLD結構與可編程原理211.2.5FPGA結構與可編程原理291.2.6FPGA/CPLD器件配置器件321.3EDA設計基礎(數字系統)33小結36習題36
第2章FPGA/CPLD系統設計372.1FPGA/CPLD設計流程及常用開發工具372.1.1FPGA/CPLD設計流程372.1.2FPGA/CPLD常用開發工具382.2Quartus Ⅱ9.0軟體概述382.2.1Quartus Ⅱ 9.0軟體特點及支持的器件392.2.2Quartus Ⅱ 9.0軟體用戶界面及功能簡介402.2.3Quartus Ⅱ 9.0軟體設計流程462.2.4Quartus Ⅱ 9.0軟體設計實例472.3ISE10.1軟體概述542.3.1ISE10.1軟體特點及支持的器件552.3.2ISE10.1軟體用戶界面及功能簡介552.3.3ISE10.1軟體設計實例602.4Actel Libero IDE v9.1軟體概述632.4.1軟體特點及支持的器件632.4.2軟體用戶界面及功能簡介652.4.3Actel Libero IDE v9.1軟體設計實例68小結72習題73
第3章VHDL基礎743.1VHDL的基本元素743.1.1標識符743.1.2數據對象763.1.3數據類型803.1.4運算操作符853.2VHDL的語句基礎903.2.1進程語句903.2.2信號賦值語句943.2.3順序描述語句983.2.4並行描述語句1153.3VHDL的屬性描述1243.3.1值類屬性1253.3.2函數類屬性1283.3.3信號類屬性1313.3.4數據類型類屬性1333.3.5數據范圍類屬性134小結135習題135
第4章VHDL程序結構1364.1VHDL基本建模結構1364.1.1行為描述1364.1.2數據流描述1374.1.3結構描述1374.2VHDL實體1394.2.1實體語句1394.2.2參數傳遞說明語句1394.2.3參數傳遞映射語句1414.2.4埠說明語句1414.2.5實體說明部分1424.3VHDL結構體1424.3.1結構體名1434.3.2結構體說明部分1434.3.3並行處理語句1434.4子程序1444.4.1過程1444.4.2函數1494.5VHDL庫和程序包1544.5.1庫1544.5.2程序包1554.6元件和配置1564.6.1默認連接和默認配置1564.6.2元件配置1594.6.3塊的配置1614.6.4結構體配置164小結164習題165
第5章VHDL語言規范化標准及常見Warning分析1665.1編碼設計1665.1.1結構化設計1665.1.2代碼描述1675.1.3內部命名規則1675.1.4其他1685.2可綜合代碼描述規則1685.2.1概述1685.2.2復位1695.2.3時鍾1725.2.4介面非同步信號處理1745.2.5寄存器和鎖存器1755.2.6有限狀態機1775.2.7使用Case語句的多路復用1815.2.8編碼器1815.2.9解碼器1855.2.10計數器1885.2.11運算1885.2.12I/O1905.2.13非同步設計1915.3優化設計1925.3.1標准單元實現1935.3.2復雜邏輯運算單元共享1935.3.3中間信號1935.3.4針對目標FPGA的優化1945.3.5綜合工具設置優化1945.4常見Warning分析195小結196習題196
第6章NIOS軟核SOPC系統設計1976.1Nios Ⅱ軟核SOPC系統1976.1.1SOPC技術簡介1976.1.2Nios Ⅱ軟核SOPC系統結構及開發環境1986.2Nios Ⅱ指令系統1996.2.1寄存器結構1996.2.2定址方式2016.2.3Nios Ⅱ指令集2016.2.4Nios Ⅱ定製指令2066.3SOPC硬體系統開發2116.3.1硬體開發流程及環境介紹2126.3.2創建Quartus Ⅱ工程2126.3.3生成Nios Ⅱ系統2146.3.4集成Nios Ⅱ系統到Quartus Ⅱ工程2186.3.5Quartus Ⅱ工程編譯及下載2196.4SOPC軟體系統開發2196.4.1軟體開發流程及環境介紹2196.4.2HAL系統庫2206.4.3Nios Ⅱ IDE用戶應用程序建立2206.5Nios Ⅱ外圍設備2236.5.1SDRAM控制器2236.5.2CFI控制器2256.5.3EPCS設備控制器2266.5.4PIO控制器2276.5.5定時器控制器2276.5.6DMA控制器2296.5.7SPI核2306.5.8UART核2306.5.9JTAGUART核2316.5.10系統ID核2326.5.11PLL核2326.5.12mutex核2336.6SOPC系統深入設計——用戶定製外設2346.6.1元件開發流程2346.6.2硬體設計2356.6.3軟體設計2366.6.4驗證設計2366.6.5共享元件237小結237習題237
第7章Altera的IP核工具2387.1基本概念2387.1.1IP核的概念2387.1.2Altera可提供的IP核2397.2Altera基本宏功能設計實現2417.2.1基本宏功能定製2417.2.2基本宏功能實現2447.2.3設計實例2477.3Altera IP核設計實現2507.3.1IP核定製2517.3.2IP核實現2537.3.3設計實例254小結255習題255
第8章Quartus Ⅱ 9.0軟體功能及常用輔助設計工具2568.1I/O分配驗證2568.1.1I/O分配驗證簡介2578.1.2I/O分配驗證運行2608.2功率分析2628.2.1Excel-based功率計算器2638.2.2Simulation-based功率估算2668.3原理圖觀察工具2668.3.1RTL閱讀器2678.3.2技術映射查看器2738.4SignalProbe及SignalTap Ⅱ邏輯分析器2748.4.1SignalProbe2748.4.2SignalTap Ⅱ邏輯分析器2778.5時序收斂平面布局規劃器和器件規劃圖2838.5.1概述2848.5.2設計流程2858.6Quartus Ⅱ 9.0支持的第三方工具2938.6.1NativeLink與WYSIWYG2938.6.2Modelsim模擬工具2958.6.3Synplify/Sinplify Pro綜合工具310小結315習題315
參考文獻316