linux多文件編譯makefile

『壹』 linux系統下這個makefile 怎麼只能編譯一個文件

當你不指定make的目標，抄也襲就是光輸入make，那麼它默認只構建第一個目標，也就是l2.o
所以你應該在makefile最開始的地方加一句：
all: l1.o l2.o l3.o
這種方法還是不夠好，建議另一種方法，也就是%規則：
OBjs:=l1.o l2.o l3.o
all: $(OBJS)

%.o: %.c
gcc -c $< -o $@
# 注意上一行中gcc前面的是TAB不是空格

.PHONY all

『貳』 linux中用C語言編寫完模塊後怎麼編寫makefile文件用到什麼命令以什麼格式編寫

vi Makefile #打開vi編輯器
在編輯器里輸入以下內容：

#當只有一個文件需要編譯的時候
finame:filename.c #冒號前面是要編譯成的目標文件(可以任意命名)，後面是你編寫的C文件
gcc -o filename filename.c #gcc前面是按Tab製表符

#filename:filename.c 是指filename文件的生成要依賴filename.c文件
#然後換行後按Tab鍵，然後編寫編譯規則

#make命令一般是同時編譯多個文件時才使用，以下是同時編寫多個獨立的C文件
#filename1和鄭鄭filename2……沒有依賴關系
filename1:filename1.c
gcc -o filename1 filename1.c
filename2:filename2.c
gcc -o filename2 filename2.c

#makefile編譯多個需要依賴（互相調用的文件）
main:main.o file1.o file2.o #main是最終要生成的目標文件，後面.o就是需要調用的文件的對象文件
main.o:main.c
gcc -c main.c #生成main.o對象文件，main.c裡面是有主函數的
file1.o:file1.c
gcc -c file1.c
file2.o:file2.c
gcc -c file2.c
#以上差不多就可以用了
#一下是我找的例子

#include "mytool1.h"
void mytool1_print(char *print_str)
{
printf("This is mytool1 print %s\n",print_str);
}
/* mytool2.h */
#ifndef _MYTOOL_2_H
#define _MYTOOL_2_H
void mytool2_print(char *print_str);
#endif
/* mytool2.c */
#include "mytool2.h"
void mytool2_print(char *print_str)
{
printf("This is mytool2 print %s\n",print_str);
}
當然由於這個程序是很短的我們可以這樣來編譯
gcc -c main.c
gcc -c mytool1.c
gcc -c mytool2.c
gcc -o main main.o mytool1.o mytool2.o
這樣的話我們也可以產生main 程序,而且也不時很麻煩.

# 這是上面那個程序的Makefile 文件
main：main.o mytool1.o mytool2.o
gcc -o main main.o mytool1.o mytool2.o
main.o：main.c mytool1.h mytool2.h
gcc -c main.c
mytool1.o：mytool1.c mytool1.h
gcc -c mytool1.c
mytool2.o：mytool2.c mytool2.h
gcc -c mytool2.c
有了這個Makefile 文件,不過我們什麼時候修改了源程序當中的什麼文件,我們只要執行
make 命令，我們的編譯器都只會去編譯和我們修改的文件有關的文件,其它的文件她連理
都不想去理的。
下面我們學習Makefile 是如何編寫的。
在Makefile 中也#開始的行都是注釋行.Makefile 中最重要的是描述文件的依賴關系的說
明.一般的格式是：
target： components
TAB rule
第一行表示的是依賴關系.第二行是規則.
比如說我們上面的那個Makefile 文件的第二行
main：main.o mytool1.o mytool2.o
表示我們的目標(target)main 的依賴喊槐頌對象(components)是main.o mytool1.o mytool2.o
當倚賴的對象在目標修明慧改後修改的話,就要去執行規則一行所指定的命令.就象我們的上
面那個Makefile 第三行所說的一樣要執行 gcc -o main main.o mytool1.o mytool2.o
注意規則一行中的TAB 表示那裡是一個TAB 鍵

『叄』 在linux下怎麼makefile

lex.yy.c: guish.l
flex guish.l lex.yy.c
guish.o: guish.cpp
g++ -fo guish.o guish.cpp
lex.yy.o: lex.yy.c
gcc -o lex.yy.o lex.yy.c
final: guish.o lex.yy.o
g++ -lfl final guish.o lex.yy.o
把這個保存到你程序目錄下 文件名為makefile 然後進終端 cd到該目錄 make一下試試
flex是生成c文件的詞法生成器 但是我不會具體用 g++也不熟 所以命令應該是錯的 makefile的格式就和我上面寫的一樣 下面的長空格是tab
還有你的-lfl 我把他理解成事gcc的參數了
你要makefile的規則我可以發給你一個pdf 看完都會基本使用makefile了
[email protected]

----------------------------------------------------------------------
----------------------------------------------------------------------

由於比較無聊亂回答問題的 （ makefile 幫助文檔是真的）

剩下的坐等標准答案

『肆』 如何在linux下寫makefile

Make工具最主要也是最基本的功能就是通過makefile文件來描述源程序之間的相互關系並自動維護編譯工作。而makefile 文件需要按照某種語法進行編寫，文件中需要說明如何編譯各個源文件並連接生成可執行文件，並要求定義源文件之間的依賴關系。

make命令的選項與參數

然後就完了。

『伍』 根據提供的Linux操作系統源碼中的Makefile結構，分析在工程多級目錄中存在多個makefile文件時編譯的順序如

如下這個例子(3個子目錄, 一個Makefile), 子目錄的編譯順序由這個Makefile控制.
sub_a sub_b sub_c Makefile

『陸』 linux上的makefile怎麼使用

一、Makefile的規則

在講述這個Makefile之前，還是先來粗略地看一看Makefile的規則。
target ... : prerequisites ...
command
.......

target也就是一個目標文件，可以是Object File，也可以是執行文件。還可以是一個標簽
（Label），對於標簽這種特性，在後續的「偽目標」章節中會有敘述。
prerequisites就是，要生成那個target所需要的文件或是目標。
command也就是make需要執行的命令。（任意的Shell命令）

這是一個文件的依賴關系，也就是說，target這一個或多個的目標文件依賴於prerequisi
tes中的文件，其生成規則定義在command中。

二、一個示例

正如前面所說的，如果一個工程有3個頭文件，和8個C文件，為了完成前面所述的那三
個規則，的Makefile應該是下面的這個樣子的。

edit : main.o kbd.o command.o display.o \
insert.o search.o files.o utils.o
cc -o edit main.o kbd.o command.o display.o \
insert.o search.o files.o utils.o

main.o : main.c defs.h
cc -c main.c
kbd.o : kbd.c defs.h command.h
cc -c kbd.c
command.o : command.c defs.h command.h
cc -c command.c
display.o : display.c defs.h buffer.h
cc -c display.c
insert.o : insert.c defs.h buffer.h
cc -c insert.c
search.o : search.c defs.h buffer.h
cc -c search.c
files.o : files.c defs.h buffer.h command.h
cc -c files.c
utils.o : utils.c defs.h
cc -c utils.c
clean :
rm edit main.o kbd.o command.o display.o \
insert.o search.o files.o utils.o

反斜杠（\）是換行符的意思。這樣比較便於Makefile的易讀。可以把這個內容保存在
文件為「Makefile」或「makefile」的文件中，然後在該目錄下直接輸入命令「make」就
可以生成執行文件edit。如果要刪除執行文件和所有的中間目標文件，那麼，只要簡單地
執行一下「make clean」就可以了。

在這個makefile中，目標文件（target）包含：執行文件edit和中間目標文件（*.o），依
賴文件（prerequisites）就是冒號後面的那些 .c 文件和 .h文件。每一個 .o 文件都有
一組依賴文件，而這些 .o 文件又是執行文件 edit 的依賴文件。依賴關系的實質上就是
說明了目標文件是由哪些文件生成的，換言之，目標文件是哪些文件更新的。

在定義好依賴關系後，後續的那一行定義了如何生成目標文件的操作系統命令，一定要以
一個Tab鍵作為開頭。記住，make並不管命令是怎麼工作的，他只管執行所定義的命令。m
ake會比纖雀較targets文件和prerequisites文件的修改日期，如果prerequisites文件的日期
要比targets文件的日期要新毀首早，或者target不存在的話，那麼，make就會執行後續定義的命
令。

這里要說明一點的是，clean不是一個文件，它只芹賣不過是一個動作名字，有點像C語言中的
lable一樣，其冒號後什麼也沒有，那麼，make就不會自動去找文件的依賴性，也就不會自
動執行其後所定義的命令。要執行其後的命令，就要在make命令後明顯得指出這個lable的
名字。這樣的方法非常有用，可以在一個makefile中定義不用的編譯或是和編譯無關
的命令，比如程序的打包，程序的備份，等等。

三、makefile中使用變數

在上面的例子中，先讓看看edit的規則：

edit : main.o kbd.o command.o display.o \
insert.o search.o files.o utils.o
cc -o edit main.o kbd.o command.o display.o \
insert.o search.o files.o utils.o

可以看到[.o]文件的字元串被重復了兩次，如果的工程需要加入一個新的[.o]文
件，那麼需要在兩個地方加（應該是三個地方，還有一個地方在 clean中）。當然，
的makefile並不復雜，所以在兩個地方加也不累，但如果makefile變得復雜，那麼我
們就有可能會忘掉一個需要加入的地方，而導致編譯失敗。所以，為了makefile的易維護
，在makefile中可以使用變數。makefile的變數也就是一個字元串，理解成 C語言中
的宏可能會更好。

比如，聲明一個變數，叫objects, OBJECTS, objs, OBJS, obj, 或是 OBJ，反正不管
什麼啦，只要能夠表示obj文件就行了。在makefile一開始就這樣定義：

objects = main.o kbd.o command.o display.o \
insert.o search.o files.o utils.o

於是，就可以很方便地在的makefile中以「$(objects)」的方式來使用這個變數
了，於是的改良版makefile就變成下面這個樣子：

objects = main.o kbd.o command.o display.o \
insert.o search.o files.o utils.o

edit : $(objects)
cc -o edit $(objects)
main.o : main.c defs.h
cc -c main.c
kbd.o : kbd.c defs.h command.h
cc -c kbd.c
command.o : command.c defs.h command.h
cc -c command.c
display.o : display.c defs.h buffer.h
cc -c display.c
insert.o : insert.c defs.h buffer.h
cc -c insert.c
search.o : search.c defs.h buffer.h
cc -c search.c
files.o : files.c defs.h buffer.h command.h
cc -c files.c
utils.o : utils.c defs.h
cc -c utils.c
clean :
rm edit $(objects)
於是如果有新的 .o 文件加入，只需簡單地修改一下 objects 變數就可以了。

四、make是如何工作的

在默認的方式下，輸入make命令通過makefile編譯程序時，具體的內部機制如下：

1、make會在當前目錄下找名字叫「Makefile」或「makefile」的文件。
2、如果找到，它會找文件中的第一個目標文件（target），在上面的例子中，他會找到「
edit」這個文件，並把這個文件作為最終的目標文件。
3、如果edit文件不存在，或是edit所依賴的後面的 .o 文件的文件修改時間要比edit這個
文件新，那麼，他就會執行後面所定義的命令來生成edit這個文件。
4、如果edit所依賴的.o文件也不存在，那麼make會在當前文件中找目標為.o文件的依賴性
，如果找到則再根據那一個規則生成.o文件。（這有點像一個堆棧的過程）
5、當然，你的C文件和H文件是存在的啦，於是make會生成 .o 文件，然後再用 .o 文件生
命make的終極任務，也就是執行文件edit了。

這就是整個make的依賴性，make會一層又一層地去找文件的依賴關系，直到最終編譯出第
一個目標文件。在找尋的過程中，如果出現錯誤，比如最後被依賴的文件找不到，那麼ma
ke就會直接退出，並報錯，而對於所定義的命令的錯誤，或是編譯不成功，make根本不理
。make只管文件的依賴性，即，如果在我找了依賴關系之後，冒號後面的文件還是不在，
那麼對不起，我就不工作啦。

通過上述分析，知道，像clean這種，沒有被第一個目標文件直接或間接關聯，那麼它
後面所定義的命令將不會被自動執行，不過，可以顯示要make執行。即命令——「ma
ke clean」，以此來清除所有的目標文件，以便重編譯。

於是在編程中，如果這個工程已被編譯過了，當修改了其中一個源文件，比如fi
le.c，那麼根據的依賴性，的目標file.o會被重編譯（也就是在這個依性關系後
面所定義的命令），於是file.o的文件也是最新的啦，於是file.o的文件修改時間要比ed
it要新，所以edit也會被重新鏈接了（詳見edit目標文件後定義的命令）。

而如果改變了「command.h」，那麼，kdb.o、command.o和files.o都會被重編譯，並
且，edit會被重鏈接。

『柒』 linux裡面的make和makefile是做什麼的

1、make:是一個非常重要的編譯命令,本質上它是一個程序。利用make工具，可以將大型的開發項目分解成為多個更易於管理的模塊，對於一個包括幾百個源文件的應用程序，使用make和makefile工具就可以簡潔明快地理順各個源文件之間紛繁復雜的相互關系。而且如此多的源文件，如果每次都要鍵入gcc命令進行編譯的話，那對程序員來說簡直就是一場災難。而make工具則可自動完成編譯工作，並且可以只對程序員在上次編譯後修改過的部分進行編譯。

2、Makefile文件 ：Make工具最主要也是最基本的功能就是通過makefile文件來描述源程序之間的相互關系並自動維護編譯工作，本質上makefile文件是個文本文件，用於配置編譯過程。makefile 文件需要按照某種語法進行編寫，文件中需要說明如何編譯各個源文件並連接生成可執行文件，並要求定義源文件之間的依賴關系。makefile 文件是許多編譯器--包括 Windows NT 下的編譯器--維護編譯信息的常用方法，只是在集成開發環境中，用戶通過友好的界面修改 makefile 文件而已。

3、在 UNIX 系統中，習慣使用 Makefile 作為 makfile 文件。如果要使用其他文件作為 makefile，則可利用類似下面的 make 命令選項指定 makefile 文件：

$ make -f Makefile.debug

例如，一個名為prog的程序由三個C源文件filea.c、fileb.c和filec.c以及庫文件LS編譯生成，這三個文件還分別包含自己的頭文件a.h 、b.h和c.h。通常情況下，C編譯器將會輸出三個目標文件filea.o、fileb.o和filec.o。假設filea.c和fileb.c都要聲明用到一個名為defs的文件，但filec.c不用。即在filea.c和fileb.c里都有這樣的聲明：
#include "defs"
那麼下面的文檔就描述了這些文件之間的相互聯系:
#It is a example for describing makefile
prog : filea.o fileb.o filec.o
cc filea.o fileb.o filec.o -LS -o prog
filea.o : filea.c a.h defs
cc -c filea.c
fileb.o : fileb.c b.h defs
cc -c fileb.c
filec.o : filec.c c.h
cc -c filec.c
這個描述文檔就是一個簡單的makefile文件。