⑴ linux內核模塊編譯-通過Makefile重命名.ko文件名和模塊名
假設模塊的源文件為hello.c，源碼如下：
使用該文件編譯內核模塊。
正常情況下，Makefile文件內容如下：
執行 make 命令，生成hello.ko文件。
執行 sudo insmod hello.ko 命令，安裝該模塊。
執行 lsmod 命令，查看安裝的模塊。就會看到第一行的就是hello模塊。
但是，如果想自定義模塊名稱為 xmole ，而不是默認的 hello ，如何實現呢？方法如下：
在Makefile中重命名obj-m並將obj-m的依賴關系設置為原始模塊(hello)
修改後的Makefile文件內容如下：
將obj-m設置為 xmole .o，並使 xmole .o依賴於 hello .o.
執行 make 命令後，生成 xmole .ko, 而不是 hello .ko，
安裝命令: sudo insmod xmole.ko
查看命令： lsmod ，就會看到被安裝名為 xmole 的模塊。
⑵ linux中執行make這段命令是啥意思
第1句，清除之前編譯產生的所有中間文件(比如OBJ一類)，晶元指定為HI3518A
第2句，編譯，CPU內核為ARM。
⑶ 在linux下怎麼makefile
lex.yy.c: guish.l
flex guish.l lex.yy.c
guish.o: guish.cpp
g++ -fo guish.o guish.cpp
lex.yy.o: lex.yy.c
gcc -o lex.yy.o lex.yy.c
final: guish.o lex.yy.o
g++ -lfl final guish.o lex.yy.o
把這個保存到你程序目錄下 文件名為makefile 然後進終端 cd到該目錄 make一下試試
flex是生成c文件的詞法生成器 但是我不會具體用 g++也不熟 所以命令應該是錯的 makefile的格式就和我上面寫的一樣 下面的長空格是tab
還有你的-lfl 我把他理解成事gcc的參數了
你要makefile的規則我可以發給你一個pdf 看完都會基本使用makefile了
[email protected]
----------------------------------------------------------------------
----------------------------------------------------------------------
由於比較無聊亂回答問題的 （ makefile 幫助文檔是真的）
剩下的坐等標准答案
⑷ linux系統make命令使用方法
Make：意思是編譯過程復，同制時存在緩存當中，當執行make install 才是真正的安裝
例如：我需要安裝一個libxml2-2.6.30 包
解壓： tar -zxvf libxml2-2.6.30
進入目錄： cd /lamp/libxml2-2.6.30
安裝指定路徑： ./configure --prefix=/usr/local/libxml2/
編譯： make
安裝： make install
⑸ 在linux下如何執行另一個文件夾下的makefile
可以在主Makefile文件中直接寫
all:
cd /Path/To/src1 && make
cd /Path/To/src2 && make
......
注意命令直接要使用 「&&」符號連接，尤其是在聲明一些環境變數的時候，例如
export GNUMAKE=/bin/gmake && cd /Path/To/src && make
⑹ linux下的make命令使用問題
你的 $ make /media/FOREVER/program/Makefile 改為
輸入 $ make -f /media/FOREVER/program/Makefile 就是加一個-f參數。
但是我不推薦這么做，最好是進入到回目錄再執行，答因為Makefile中有可能用到Shell腳本找文件。
希望我的回答可以解決你的問題~
⑺ linux上的makefile怎麼使用
一、Makefile的規則
在講述這個Makefile之前，還是先來粗略地看一看Makefile的規則。
target ... : prerequisites ...
command
.......
target也就是一個目標文件，可以是Object File，也可以是執行文件。還可以是一個標簽
（Label），對於標簽這種特性，在後續的「偽目標」章節中會有敘述。
prerequisites就是，要生成那個target所需要的文件或是目標。
command也就是make需要執行的命令。（任意的Shell命令）
這是一個文件的依賴關系，也就是說，target這一個或多個的目標文件依賴於prerequisi
tes中的文件，其生成規則定義在command中。
二、一個示例
正如前面所說的，如果一個工程有3個頭文件，和8個C文件，為了完成前面所述的那三
個規則，的Makefile應該是下面的這個樣子的。
edit : main.o kbd.o command.o display.o \
insert.o search.o files.o utils.o
cc -o edit main.o kbd.o command.o display.o \
insert.o search.o files.o utils.o
main.o : main.c defs.h
cc -c main.c
kbd.o : kbd.c defs.h command.h
cc -c kbd.c
command.o : command.c defs.h command.h
cc -c command.c
display.o : display.c defs.h buffer.h
cc -c display.c
insert.o : insert.c defs.h buffer.h
cc -c insert.c
search.o : search.c defs.h buffer.h
cc -c search.c
files.o : files.c defs.h buffer.h command.h
cc -c files.c
utils.o : utils.c defs.h
cc -c utils.c
clean :
rm edit main.o kbd.o command.o display.o \
insert.o search.o files.o utils.o
反斜杠（\）是換行符的意思。這樣比較便於Makefile的易讀。可以把這個內容保存在
文件為「Makefile」或「makefile」的文件中，然後在該目錄下直接輸入命令「make」就
可以生成執行文件edit。如果要刪除執行文件和所有的中間目標文件，那麼，只要簡單地
執行一下「make clean」就可以了。
在這個makefile中，目標文件（target）包含：執行文件edit和中間目標文件（*.o），依
賴文件（prerequisites）就是冒號後面的那些 .c 文件和 .h文件。每一個 .o 文件都有
一組依賴文件，而這些 .o 文件又是執行文件 edit 的依賴文件。依賴關系的實質上就是
說明了目標文件是由哪些文件生成的，換言之，目標文件是哪些文件更新的。
在定義好依賴關系後，後續的那一行定義了如何生成目標文件的操作系統命令，一定要以
一個Tab鍵作為開頭。記住，make並不管命令是怎麼工作的，他只管執行所定義的命令。m
ake會比纖雀較targets文件和prerequisites文件的修改日期，如果prerequisites文件的日期
要比targets文件的日期要新毀首早，或者target不存在的話，那麼，make就會執行後續定義的命
令。
這里要說明一點的是，clean不是一個文件，它只芹賣不過是一個動作名字，有點像C語言中的
lable一樣，其冒號後什麼也沒有，那麼，make就不會自動去找文件的依賴性，也就不會自
動執行其後所定義的命令。要執行其後的命令，就要在make命令後明顯得指出這個lable的
名字。這樣的方法非常有用，可以在一個makefile中定義不用的編譯或是和編譯無關
的命令，比如程序的打包，程序的備份，等等。
三、makefile中使用變數
在上面的例子中，先讓看看edit的規則：
edit : main.o kbd.o command.o display.o \
insert.o search.o files.o utils.o
cc -o edit main.o kbd.o command.o display.o \
insert.o search.o files.o utils.o
可以看到[.o]文件的字元串被重復了兩次，如果的工程需要加入一個新的[.o]文
件，那麼需要在兩個地方加（應該是三個地方，還有一個地方在 clean中）。當然，
的makefile並不復雜，所以在兩個地方加也不累，但如果makefile變得復雜，那麼我
們就有可能會忘掉一個需要加入的地方，而導致編譯失敗。所以，為了makefile的易維護
，在makefile中可以使用變數。makefile的變數也就是一個字元串，理解成 C語言中
的宏可能會更好。
比如，聲明一個變數，叫objects, OBJECTS, objs, OBJS, obj, 或是 OBJ，反正不管
什麼啦，只要能夠表示obj文件就行了。在makefile一開始就這樣定義：
objects = main.o kbd.o command.o display.o \
insert.o search.o files.o utils.o
於是，就可以很方便地在的makefile中以「$(objects)」的方式來使用這個變數
了，於是的改良版makefile就變成下面這個樣子：
objects = main.o kbd.o command.o display.o \
insert.o search.o files.o utils.o
edit : $(objects)
cc -o edit $(objects)
main.o : main.c defs.h
cc -c main.c
kbd.o : kbd.c defs.h command.h
cc -c kbd.c
command.o : command.c defs.h command.h
cc -c command.c
display.o : display.c defs.h buffer.h
cc -c display.c
insert.o : insert.c defs.h buffer.h
cc -c insert.c
search.o : search.c defs.h buffer.h
cc -c search.c
files.o : files.c defs.h buffer.h command.h
cc -c files.c
utils.o : utils.c defs.h
cc -c utils.c
clean :
rm edit $(objects)
於是如果有新的 .o 文件加入，只需簡單地修改一下 objects 變數就可以了。
四、make是如何工作的
在默認的方式下，輸入make命令通過makefile編譯程序時，具體的內部機制如下：
1、make會在當前目錄下找名字叫「Makefile」或「makefile」的文件。
2、如果找到，它會找文件中的第一個目標文件（target），在上面的例子中，他會找到「
edit」這個文件，並把這個文件作為最終的目標文件。
3、如果edit文件不存在，或是edit所依賴的後面的 .o 文件的文件修改時間要比edit這個
文件新，那麼，他就會執行後面所定義的命令來生成edit這個文件。
4、如果edit所依賴的.o文件也不存在，那麼make會在當前文件中找目標為.o文件的依賴性
，如果找到則再根據那一個規則生成.o文件。（這有點像一個堆棧的過程）
5、當然，你的C文件和H文件是存在的啦，於是make會生成 .o 文件，然後再用 .o 文件生
命make的終極任務，也就是執行文件edit了。
這就是整個make的依賴性，make會一層又一層地去找文件的依賴關系，直到最終編譯出第
一個目標文件。在找尋的過程中，如果出現錯誤，比如最後被依賴的文件找不到，那麼ma
ke就會直接退出，並報錯，而對於所定義的命令的錯誤，或是編譯不成功，make根本不理
。make只管文件的依賴性，即，如果在我找了依賴關系之後，冒號後面的文件還是不在，
那麼對不起，我就不工作啦。
通過上述分析，知道，像clean這種，沒有被第一個目標文件直接或間接關聯，那麼它
後面所定義的命令將不會被自動執行，不過，可以顯示要make執行。即命令——「ma
ke clean」，以此來清除所有的目標文件，以便重編譯。
於是在編程中，如果這個工程已被編譯過了，當修改了其中一個源文件，比如fi
le.c，那麼根據的依賴性，的目標file.o會被重編譯（也就是在這個依性關系後
面所定義的命令），於是file.o的文件也是最新的啦，於是file.o的文件修改時間要比ed
it要新，所以edit也會被重新鏈接了（詳見edit目標文件後定義的命令）。
而如果改變了「command.h」，那麼，kdb.o、command.o和files.o都會被重編譯，並
且，edit會被重鏈接。
⑻ linux make之後怎麼執行
先運行configure腳本生成Makefile編譯配置文件 然銀山後執行鋒和中make命令,make會自動讀取上一步生成的Makefile編譯鏈接源代碼 最後執行make install命令,make還是去讀取Makefile,提取裡面的install參數的定義,復制編譯鏈接棚神好的二進制文件到Makefile定義的位置並更改必須的許可權.
⑼ 使用linux編程怎麼寫makefile
Makefile語法基礎
在Linux下，自動化編譯工具是通過make命令來完成的（姿弊一些工具廠商也提供了它們自己的make命令，如gmake等），make命令的基本格式如下：
make
[-f
makefile]
[label]
它可以通過-f參數指定輸入文件，當省略-f參數時，默認輸入文件名為Makefile，由於我們通常不用這個-f參數，往往就用默認的Makefile文件名。
Makefile是一個文本文件，它是基於一定的語法規則的，它的基本執行規則定義如下：
target
:
[prerequisites]
command
target
標簽，模鄭用於標志當前構建的規則，它也可以是文件。
prerequisites
依賴項，在構建該標簽的時候先執行的規則
command
make需要執行的命令。（任意的Shell命令）
注意：Makefile的target是頂格寫的，而Command需要加一個Tab鍵。我這里為了排版看起來舒服點，每一行都多加了一個Tab鍵，如果要使用本文的Makefile示例，請去掉各行的第一個Tab鍵，否則make的時候報錯。
例如，我們編寫一個簡單的Makefile：
clean:
@echo
"clean"
all:
@echo
"all"
當我們直接執行make命令的時候，輸出如下：
tianfang
>
make
clean
tianfang
>
make
all
all
tianfang
>
make
clean
clean
從中我們可以看到：默認情跡碼族況下構建第一個標簽。可以通過在命令行參數中通過參數構建指定標簽。
⑽ 在linux下生成makefile，執行時為什麼不需要加./
簡單的說： 因為make程序在系統執行路徑（$PATH）中。
make的時候，make程序解釋makefile中內容，執行編譯過程。