如何理解數據建立時間和保持時間

① 1 什麼是信號的建立時間，保持時間。2 什麼是非搶先式實時操作系統，有何優缺點，它的實時性如何決定

比如說從低電平到抄高電平，建立時襲間 就是低到變到高所用的時間，保持時間就是高電平的時間。。。。。。。2 什麼是非搶先式實時操作系統：響應中斷快，可以使用不可從如函數，共享數據方便，缺點響應時間的不確定性 它的實時性很差

② TSU的建立時間

Tsu:（英文縮寫）
建立時間（setup time）也可寫為Tsetup，是指在觸發器的時鍾信號上升沿到來以前，數據穩定不變的時間，如果建立時間不夠，數據將不能在這個時鍾上升沿被打入觸發器。
Th:
保持時間（hold time）也可寫為Thold，是指在觸發器的時鍾信號上升沿到來以後，數據穩定不變的時間， 如果保持時間不夠，數據同樣不能被打入觸發器。
數據穩定傳輸必須滿足建立和保持時間的要求，當然在一些情況下，建立時間和保持時間的值可以為零。

③ 電子專業 面試題

我也是電子專業的，主要是考察數電模電和單片機，如果你是搞通訊設備，信號與系統和數字信號處理也要准備的，以下是我搜集的一些試題和部分答案，希望對你有幫助！
模擬電路

1、 基爾霍夫定理的內容是什麼？（仕蘭微電子）
基爾霍夫電流定律是一個電荷守恆定律,即在一個電路中流入一個節點的電荷與流出同一個節點的電荷相等.
基爾霍夫電壓定律是一個能量守恆定律,即在一個迴路中迴路電壓之和為零.
2、平板電容公式(C=εS/4πkd)。（未知）
3、最基本的如三極體曲線特性。（未知）
4、描述反饋電路的概念，列舉他們的應用。（仕蘭微電子）
5、負反饋種類（電壓並聯反饋，電流串聯反饋，電壓串聯反饋和電流並聯反饋）；負反饋的優點（降低放大器的增益靈敏度，改變輸入電阻和輸出電阻，改善放大器的線性和非線性失真，有效地擴展放大器的通頻帶，自動調節作用）（未知）
6、放大電路的頻率補償的目的是什麼，有哪些方法？（仕蘭微電子）
7、頻率響應，如：怎麼才算是穩定的，如何改變頻響曲線的幾個方法。（未知）
8、給出一個查分運放，如何相位補償，並畫補償後的波特圖。（凹凸）
9、基本放大電路種類（電壓放大器，電流放大器，互導放大器和互阻放大器），優缺 點
，特別是廣泛採用差分結構的原因。（未知）
10、給出一差分電路，告訴其輸出電壓Y+和Y-,求共模分量和差模分量。（未知）
11、畫差放的兩個輸入管。（凹凸）
12、畫出由運放構成加法、減法、微分、積分運算的電路原理圖。並畫出一個晶體管級的
運放電路。（仕蘭微電子）
13、用運算放大器組成一個10倍的放大器。（未知）
14、給出一個簡單電路，讓你分析輸出電壓的特性（就是個積分電路），並求輸出端某點
的 rise/fall時間。(Infineon筆試試題)
15、電阻R和電容C串聯，輸入電壓為R和C之間的電壓，輸出電壓分別為C上電壓和R上電壓，要求制這兩種電路輸入電壓的頻譜，判斷這兩種電路何為高通濾波器，何為低通濾波器。當RC<< period - setup ? hold
16、時鍾周期為T,觸發器D1的建立時間最大為T1max，最小為T1min。組合邏輯電路最大延遲為T2max,最小為T2min。問，觸發器D2的建立時間T3和保持時間應滿足什麼條件.（華為）
17、給出某個一般時序電路的圖，有Tsetup,Tdelay,Tck->q,還有 clock的delay,寫出決定最大時鍾的因素，同時給出表達式。（威盛VIA 2003.11.06 上海筆試試題）
18、說說靜態、動態時序模擬的優缺點。（威盛VIA
2003.11.06 上海筆試試題）
19、一個四級的Mux,其中第二級信號為關鍵信號 如何改善timing。（威盛VIA2003.11.06 上海筆試試題）
20、給出一個門級的圖，又給了各個門的傳輸延時，問關鍵路徑是什麼，還問給出輸入,使得輸出依賴於關鍵路徑。（未知）
21、邏輯方面數字電路的卡諾圖化簡，時序（同步非同步差異），觸發器有幾種（區別，優點），全加器等等。（未知）
22、卡諾圖寫出邏輯表達使。（威盛VIA 2003.11.06 上海筆試試題）

____________________________________________________________
信號與系統
1、的話音頻率一般為300~3400HZ，若對其采樣且使信號不失真，其最小的采樣頻率應為多大？若採用8KHZ的采樣頻率，並採用8bit的PCM編碼，則存儲一秒鍾的信號數據量有多大？（仕蘭微面試題目）
2、什麼耐奎斯特定律,怎麼由模擬信號轉為數字信號。（華為面試題）
3、如果模擬信號的帶寬為 5khz,要用8K的采樣率，怎麼辦？lucent) 兩路？
4、信號與系統:在時域與頻域關系。（華為面試題）
5、給出時域信號，求其直流分量。（未知）
6、給出一時域信號，要求（1）寫出頻率分量，（2）寫出其傅立葉變換級數；（3）當波形經過低通濾波器濾掉高次諧波而只保留一次諧波時，畫出濾波後的輸出波形。（未知）
7、sketch 連續正弦信號和連續矩形波(都有圖)的傅立葉變換 。（Infineon筆試試題）
8、拉氏變換和傅立葉變換的表達式及聯系。（新太硬體面題）
____________________________________________________________
DSP、嵌入式、軟體等
1、請用方框圖描述一個你熟悉的實用數字信號處理系統，並做簡要的分析；如果沒有，也可以自己設計一個簡單的數字信號處理系統，並描述其功能及用途。（仕蘭微面試題目）
2、數字濾波器的分類和結構特點。（仕蘭微面試題目）
3、IIR，FIR濾波器的異同。（新太硬體面題）
4、拉氏變換與Z變換公式等類似東西，隨便翻翻書把如.h(n)=-a*h(n-1)+b*δ(n) a.求h(n)的z變換；b.問該系統是否為穩定系統；c.寫出FIR數字濾波器的差分方程；（未知）
5、DSP和通用處理器在結構上有什麼不同，請簡要畫出你熟悉的一種DSP結構圖。（信威dsp軟體面試題）
6、說說定點DSP和浮點DSP的定義（或者說出他們的區別）（信威dsp軟體面試題）
7、說說你對循環定址和位反序定址的理解.（信威dsp軟體面試題）
8、請寫出【－8，7】的二進制補碼，和二進制偏置碼。用Q15表示出0.5和－0.5.（信威dsp軟體面試題）
9、DSP的結構（哈佛結構）；（未知）
10、嵌入式處理器類型(如ARM)，操作系統種類（Vxworks,ucos,winCE,linux），操作系統
方面偏CS方向了，在CS篇裡面講了；（未知）
11、有一個LDO晶元將用於對手機供電，需要你對他進行評估，你將如何設計你的測試項目？
12、某程序在一個嵌入式系統（200M CPU，50M SDRAM）中已經最優化了，換到零一個系統
（300M CPU，50M SDRAM）中是否還需要優化？ （Intel）
13、請簡要描述HUFFMAN編碼的基本原理及其基本的實現方法。（仕蘭微面試題目）
14、說出OSI七層網路協議中的四層（任意四層）。（仕蘭微面試題目）
15、A） （仕蘭微面試題目）
＃i nclude
void testf(int*p)
{
*p+=1;
}
main()
{
int *n,m[2];
n=m;
m[0]=1;
m[1]=8;
testf(n);
printf("Data v alue is %d ",*n);
}
------------------------------
B)
＃i nclude
void testf(int**p)
{
*p+=1;
}
main()
{int *n,m[2];
n=m;
m[0]=1;
m[1]=8;
testf(&n);
printf(Data v alue is %d",*n);
}
下面的結果是程序A還是程序B的？
Data v alue is 8
那麼另一段程序的結果是什麼？
16、那種排序方法最快? （華為面試題）
17、寫出兩個排序演算法,問哪個好？（威盛）
18、編一個簡單的求n!的程序 。（Infineon筆試試題）
19、用一種編程語言寫n!的演算法。（威盛VIA 2003.11.06 上海筆試試題）
20、用C語言寫一個遞歸演算法求N！；（華為面試題）
描述反饋電路的概念，列舉他們的應用。
反饋，就是在電子系統中，把輸出迴路中的電量輸入到輸入迴路中去。
反饋的類型有：電壓串聯負反饋、電流串聯負反饋、電壓並聯負反饋、電流並聯負反饋。
負反饋的優點：降低放大器的增益靈敏度，改變輸入電阻和輸出電阻，改善放大器的線性和非線性失真，有效地擴展放大器的通頻帶，自動調節作用。
電壓負反饋的特點：電路的輸出電壓趨向於維持恆定。
電流負反饋的特點：電路的輸出電流趨向於維持恆定。
3、有源濾波器和無源濾波器的區別
無源濾波器：這種電路主要有無源元件R、L和C組成
有源濾波器：集成運放和R、C組成，具有不用電感、體積小、重量輕等優點。
集成運放的開環電壓增益和輸入阻抗均很高，輸出電阻小，構成有源濾波電路後還具有一定的電壓放大和緩沖作用。但集成運放帶寬有限，所以目前的有源濾波電路的工作頻率難以做得很高。
數字電路
1、同步電路和非同步電路的區別是什麼？
同步電路：存儲電路中所有觸發器的時鍾輸入端都接同一個時鍾脈沖源，因而所有觸發器的狀態的變化都與所加的時鍾脈沖信號同步。
非同步電路：電路沒有統一的時鍾，有些觸發器的時鍾輸入端與時鍾脈沖源相連，這有這些觸發器的狀態變化與時鍾脈沖同步，而其他的觸發器的狀態變化不與時鍾脈沖同步。
2、什麼是"線與"邏輯，要實現它，在硬體特性上有什麼具體要求？
將兩個門電路的輸出端並聯以實現與邏輯的功能成為線與。
在硬體上，要用OC門來實現，同時在輸出埠加一個上拉電阻。
由於不用OC門可能使灌電流過大，而燒壞邏輯門。
3、解釋setup和hold time violation，畫圖說明，並說明解決辦法。（威盛VIA2003.11.06上海筆試試題）
Setup/hold time是測試晶元對輸入信號和時鍾信號之間的時間要求。建立時間是指觸發器的時鍾信號上升沿到來以前，數據穩定不變的時間。輸入信號應提前時鍾上升沿（如上升沿有效）T時間到達晶元，這個T就是建立時間-Setup time.如不滿足setup time,這個數據就不能被這一時鍾打入觸發器，只有在下一個時鍾上升沿，數據才能被打入觸發器。
保持時間是指觸發器的時鍾信號上升沿到來以後，數據穩定不變的時間。如果hold time不夠，數據同樣不能被打入觸發器。
建立時間(Setup Time)和保持時間（Hold time）。建立時間是指在時鍾邊沿前，數據信號需要保持不變的時間。保持時間是指時鍾跳變邊沿後數據信號需要保持不變的時間。如果數據信號在時鍾沿觸發前後持續的時間均超過建立和保持時間，那麼超過量就分別被稱為建立時間裕量和保持時間裕量。
4、什麼是競爭與冒險現象？怎樣判斷？如何消除？（漢王筆試）
在組合邏輯中，由於門的輸入信號通路中經過了不同的延時，導致到達該門的時間不一致叫競爭。
產生毛刺叫冒險。如果布爾式中有相反的信號則可能產生競爭和冒險現象。
解決方法：一是添加布爾式的消去項，二是在晶元外部加電容。
5、名詞：SRAM、SSRAM、SDRAM
SRAM：靜態RAM
DRAM：動態RAM
SSRAM：Synchronous Static Random Access Memory同步靜態隨機訪問存儲器。它的一種類型的SRAM。SSRAM的所有訪問都在時鍾的上升/下降沿啟動。地址、數據輸入和其它控制信號均於時鍾信號相關。這一點與非同步SRAM不同，非同步SRAM的訪問獨立於時鍾，數據輸入和輸出都由地址的變化控制。
SDRAM：Synchronous DRAM同步動態隨機存儲器
6、FPGA和ASIC的概念，他們的區別。（未知）
答案：FPGA是可編程ASIC。
ASIC:專用集成電路，它是面向專門用途的電路，專門為一個用戶設計和製造的。根據一個用戶的特定要求，能以低研製成本，短、交貨周期供貨的全定製，半定製集成電路。與 門陣列等其它ASIC(Application Specific IC)相比，它們又具有設計開發周期短、設計製造成本低、開發工具先進、標准產品無需測試、質量穩定以及可實時在線檢驗等優點。
7、什麼叫做OTP片、掩膜片，兩者的區別何在？
OTP means one time program，一次性編程
MTP means multi time program，多次性編程
OTP（One Time Program）是MCU的一種存儲器類型
MCU按其存儲器類型可分為MASK(掩模)ROM、OTP(一次性可編程)ROM、FLASHROM等類型。
MASKROM的MCU價格便宜，但程序在出廠時已經固化，適合程序固定不變的應用場合；
FALSHROM的MCU程序可以反復擦寫，靈活性很強，但價格較高，適合對價格不敏感的應用場合或做開發用途；
OTP ROM的MCU價格介於前兩者之間，同時又擁有一次性可編程能力，適合既要求一定靈活性，又要求低成本的應用場合，尤其是功能不斷翻新、需要迅速量產的電子產品。
8、單片機上電後沒有運轉，首先要檢查什麼？
首先應該確認電源電壓是否正常。用電壓表測量接地引腳跟電源引腳之間的電壓，看是否是電源電壓，例如常用的5V。
接下來就是檢查復位引腳電壓是否正常。分別測量按下復位按鈕和放開復位按鈕的電壓值，看是否正確。
然後再檢查晶振是否起振了，一般用示波器來看晶振引腳的波形，注意應該使用示波器探頭的「X10」檔。另一個辦法是測量復位狀態下的IO口電平，按住復位鍵不放，然後測量IO口（沒接外部上拉的P0口除外）的電壓，看是否是高電平，如果不是高電平，則多半是因為晶振沒有起振。
另外還要注意的地方是，如果使用片內ROM的話（大部分情況下如此，現在已經很少有用外部擴ROM的了），一定要將EA引腳拉高，否則會出現程序亂跑的情況。有時用模擬器可以，而燒入片子不行，往往是因為EA引腳沒拉高的緣故（當然，晶振沒起振也是原因只一）。經過上面幾點的檢查，一般即可排除故障了。如果系統不穩定的話，有時是因為電源濾波不好導致的。在單片機的電源引腳跟地引腳之間接上一個0.1uF的電容會有所改善。如果電源沒有濾波電容的話，則需要再接一個更大濾波電容，例如220uF的。遇到系統不穩定時，就可以並上電容試試（越靠近晶元越好）。

1、二極體的導通時的壓降。
答：0.7V。
2、三極體的工作條件。
答：B極（基極）在有一定的電壓時，發射極電壓應該在0.3V以上。
3、TTL電平的電壓值。
答：5V上下浮動10%，即4.5V―5.5V。
4、電路分析主要講的是什麼，或者是圍繞著什麼講的？
答：兩個定理，即基爾霍夫電壓定理，基爾霍夫電流定理。
5、數字信號處理的實質。
答：數字演算法或數學演算法。通過數學或數字演算法實現頻譜搬移，從而達到濾
波的效果。
6、單片機匯流排。
答：數據匯流排、控制匯流排、地址匯流排。P0口為I/O口，即可以是數據線，也可以是地址線，倘若都要使用時，要用鎖存器將二者分開，做地址線時，充當地址線的低8位，高8位由P2口充當。
7、晶振的接法或分類。
答：內接晶振和外接晶振。晶振與口線的距離越近越好。否則，會對其他部分造成高頻干擾。
8、鍵盤與控制器（或者是單片機）連接時時如何工作的。
答：通過控制器（或者是單片機）對鍵盤掃描，即：通過鍵盤與控制器相連導線上的電平值來判斷按下的鍵盤，從而判斷相應的鍵盤值，通過中斷，調用相應的中斷服務子程序。一般是通過鍵盤的行掃描和列掃描判斷鍵盤。
9、通信的三種解調方式。
答：調頻、調相、調幅。
10、語音信號的范圍和傳輸比特。
答：語音信號的頻率為300―3400赫茲，取上限頻率。一般取4000赫茲，有抽樣定理可知最低抽樣頻率為8000赫茲，中國採用PCM編碼調制，即位8段，因此傳輸比特為64K。（順便提一點，中國採用的是A律，與歐洲是一樣的，即13折線，日本、美國用的是u律，15折線）
11、2M帶寬。
答：語音傳輸是64K,中國用的是30/32線路系統，64K*32=2048k,即為我們所說的2M.
12、無線傳輸為什麼都是用的高頻。
答：從客觀上來說，使用的頻段是已經訂好的，常用的是80M―120M。從專業角度上來分析，是因為在高頻段上能提供較為理想的信道，達到信息良好的傳輸和帶寬的資源有效利用，而且這樣所提供的信道帶寬也比較寬。
13、CDMA技術。
答：CDMA技術是碼分多址技術，是無線通訊產品和服務的新時代率先開發的、用於提供十分清晰的語音效果的數字技術。通過利用數字編碼"擴譜"無線電頻率技術，CDMA能夠提供比其他無線技術更好的、成本更低的語音效果、保密性、系統容量和靈活性，以及更加完善的服務。
14、CDMA的工作。
答：CDMA利用擴譜技術將語音分解成數字化的小片斷，然後進行編碼，以區別每個電話。因而，大量的用戶能夠共享相同的頻譜，從而大大提高系統的性能。也就是說，CDMA使無線服務提供商將更多的數字化信號擠壓到一定的無線網路片斷中去。
15、常用的信道復用技術。
答：頻分多路復用(FDM)，時分多路復用(TDM)，頻分多址 (FDMA)，時分多址(TDMA)，碼分多址(CDMA)。
16、單片機對系統的濾波。
答：單片機對系統只能實現數字濾波，即通過一種數字演算法對系統進行濾波。常用的有中值濾波，平滑濾波，程序濾波等

④ 什麼是 Setup 和 Holp 時間

建立時間（setup
time）是指在觸發器的時鍾信號上升沿到來以前，數據穩定不變的時間，如果建立時間不夠，數據將不能在這個時鍾上升沿被打入觸發器；保持時間（hold
time）是指在觸發器的時鍾信號上升沿到來以後，數據穩定不變的時間， 如果保持時間不夠，數據同樣不能被打入觸發器

⑤ fpga進行時序約束時保持時間的問題

同時滿足並沒有和前面的說明相矛盾呀。

⑥ 解釋setup time和hold time的定義和在時鍾信號延遲時的變化

Setup/hold time 是測試晶元對輸入信號和時鍾信號之間的時間要求。建立時間是指觸發 器的時鍾信號上升沿到來以前，數據穩定不變的時間。輸入信號應提前時鍾上升沿（如上升沿有效）T時間到達晶元，這個T就是建立時間-Setup time.如不滿足setup time,這個數據就不能被這一時鍾打入觸發器，只有在下一個時鍾上升沿，數據才能被打入觸發器。 保持時間是指觸發器的時鍾信號上升沿到來以後，數據穩定不變的時間。如果hold time 不夠，數據同樣不能被打入觸發器。
建立時間(Setup Time)和保持時間（Hold time）。建立時間是指在時鍾邊沿前，數據信號需要保持不變的時間。保持時間是指時鍾跳變邊沿後數據信號需要保持不變的時間。如果不滿足建立和保持時間的話，那麼DFF將不能正確地采樣到數據，將會出現 metastability的情況。如果數據信號在時鍾沿觸發前後持續的時間均超過建立和保持時間，那麼超過量就分別被稱為建立時間裕量和保持時間裕量。

⑦ 移位寄存器中為什麼延遲要＞建立時間+保持時間

因為數據是一級一級傳下去的，中間位的寄存器的輸入口在時鍾來時幾乎同時在改變，因為上一級的數據在變，但下一級需要將原數據接收過來，所以按順序應該是寄存器接收了上一級的數後上一級才將改變後的新數據輸出。換句話就是你的問題的意思。

⑧ 保持時間的保持時間

保持時間是指觸發器的時鍾信號上升沿到來以後，數據也必須保持一段時間，數據保持不變以便能夠穩定讀取（信號在器件內部通過連線和邏輯單元時，都有一定的延時。延時的大小與連線的長短和邏輯單元的數目有關，同時還受器件的製造工藝、工作電壓、溫度等條件的影響。信號的高低電平轉換也需要一定的過渡時間。）。如果hold time不夠，數據便不能被有效讀取並轉換為輸出。
如果數據信號在時鍾邊沿觸發前後持續的時間分別超過建立時間和保持時間，那麼這部分超過的分量分別稱為建立時間裕量和保持時間裕量。
（這期間其實還涉及到競爭冒險的問題，也就是毛刺，建立保持時間的存在即是觸發器內部的特性又在屏蔽毛刺方面起到了一定的作用。）
其實建立時間就是在脈沖信號到來時，輸入信號已經穩定等待的時間；
而保持時間是信號脈沖到來後，而輸入信號還沒有到達下降沿的時間。

⑨ 應聘，電氣類 自動化類 筆試題目

數字電路
1、同步電路和非同步電路的區別是什麼？（仕蘭微電子）
2、什麼是同步邏輯和非同步邏輯？（漢王筆試）
同步邏輯是時鍾之間有固定的因果關系。非同步邏輯是各時鍾之間沒有固定的因果關系。
3、什麼是"線與"邏輯，要實現它，在硬體特性上有什麼具體要求？（漢王筆試）
線與邏輯是兩個輸出信號相連可以實現與的功能。在硬體上，要用oc門來實現，由於不用 oc門可能使灌電流過大，而燒壞邏輯門。 同時在輸出埠應加一個上拉電阻。
4、什麼是Setup 和Holp時間？（漢王筆試）
5、setup和holp時間,區別.（南山之橋）
6、解釋setup time和hold time的定義和在時鍾信號延遲時的變化。（未知）
7、解釋setup和hold time violation，畫圖說明，並說明解決辦法。（威盛VIA
2003.11.06 上海筆試試題）
Setup/hold time 是測試晶元對輸入信號和時鍾信號之間的時間要求。建立時間是指觸發 器的時鍾信號上升沿到來以前，數據穩定不變的時間。輸入信號應提前時鍾上升沿（如上升沿有效）T時間到達晶元，這個T就是建立時間-Setup time.如不滿足setup time,這個數據就不能被這一時鍾打入觸發器，只有在下一個時鍾上升沿，數據才能被打入觸發器。 保持時間是指觸發器的時鍾信號上升沿到來以後，數據穩定不變的時間。如果hold time 不夠，數據同樣不能被打入觸發器。
建立時間(Setup Time)和保持時間（Hold time）。建立時間是指在時鍾邊沿前，數據信 號需要保持不變的時間。保持時間是指時鍾跳變邊沿後數據信號需要保持不變的時間。如果不滿足建立和保持時間的話，那麼DFF將不能正確地采樣到數據，將會出現 metastability的情況。如果數據信號在時鍾沿觸發前後持續的時間均超過建立和保持時 間，那麼超過量就分別被稱為建立時間裕量和保持時間裕量。
8、說說對數字邏輯中的競爭和冒險的理解，並舉例說明競爭和冒險怎樣消除。（仕蘭微 電子）
9、什麼是競爭與冒險現象？怎樣判斷？如何消除？（漢王筆試）
在組合邏輯中，由於門的輸入信號通路中經過了不同的延時，導致到達該門的時間不一致叫競爭。產生毛刺叫冒險。如果布爾式中有相反的信號則可能產生競爭和冒險現象。解決方法：一是添加布爾式的消去項，二是在晶元外部加電容。
10、你知道那些常用邏輯電平？TTL與COMS電平可以直接互連嗎？（漢王筆試）
常用邏輯電平：12V，5V，3.3V；TTL和CMOS不可以直接互連，由於TTL是在0.3-3.6V之間，而CMOS則是有在12V的有在5V的。CMOS輸出接到TTL是可以直接互連。TTL接到CMOS需要在輸出埠加一上拉電阻接到5V或者12V。
11、如何解決亞穩態。（飛利浦－大唐筆試）
亞穩態是指觸發器無法在某個規定時間段內達到一個可確認的狀態。當一個觸發器進入亞
穩態時，既無法預測該單元的輸出電平，也無法預測何時輸出才能穩定在某個正確的電平
上。在這個穩定期間，觸發器輸出一些中間級電平，或者可能處於振盪狀態，並且這種無
用的輸出電平可以沿信號通道上的各個觸發器級聯式傳播下去。
12、IC設計中同步復位與 非同步復位的區別。（南山之橋）
13、MOORE 與 MEELEY狀態機的特徵。（南山之橋）
14、多時域設計中,如何處理信號跨時域。（南山之橋）
15、給了reg的setup,hold時間，求中間組合邏輯的delay范圍。（飛利浦－大唐筆試）
Delay < period - setup – hold
16、時鍾周期為T,觸發器D1的建立時間最大為T1max，最小為T1min。組合邏輯電路最大延
遲為T2max,最小為T2min。問，觸發器D2的建立時間T3和保持時間應滿足什麼條件。（華
為）
17、給出某個一般時序電路的圖，有Tsetup,Tdelay,Tck->q,還有 clock的delay,寫出決
定最大時鍾的因素，同時給出表達式。（威盛VIA 2003.11.06 上海筆試試題）
18、說說靜態、動態時序模擬的優缺點。（威盛VIA 2003.11.06 上海筆試試題）
19、一個四級的Mux,其中第二級信號為關鍵信號 如何改善timing。（威盛VIA
2003.11.06 上海筆試試題）
20、給出一個門級的圖，又給了各個門的傳輸延時，問關鍵路徑是什麼，還問給出輸入，
使得輸出依賴於關鍵路徑。（未知）
21、邏輯方面數字電路的卡諾圖化簡，時序（同步非同步差異），觸發器有幾種（區別，優
點），全加器等等。（未知）
22、卡諾圖寫出邏輯表達使。（威盛VIA 2003.11.06 上海筆試試題）
23、化簡F(A,B,C,D)= m(1,3,4,5,10,11,12,13,14,15)的和。（威盛）
24、please show the CMOS inverter schmatic,layout and its cross sectionwith P-
well process.Plot its transfer curve (Vout-Vin) And also explain the
operation region of PMOS and NMOS for each segment of the transfer curve? （威
盛筆試題circuit design-beijing-03.11.09）
25、To design a CMOS invertor with balance rise and fall time,please define
the ration of channel width of PMOS and NMOS and explain?
26、為什麼一個標準的倒相器中P管的寬長比要比N管的寬長比大？（仕蘭微電子）
27、用mos管搭出一個二輸入與非門。（揚智電子筆試）
28、please draw the transistor level schematic of a cmos 2 input AND gate and
explain which input has faster response for output rising edge.(less delay
time)。（威盛筆試題circuit design-beijing-03.11.09）
29、畫出NOT,NAND,NOR的符號，真值表，還有transistor level的電路。（Infineon筆
試）

30、畫出CMOS的圖，畫出tow-to-one mux gate。（威盛VIA 2003.11.06 上海筆試試題）
31、用一個二選一mux和一個inv實現異或。（飛利浦－大唐筆試）
32、畫出Y=A*B+C的cmos電路圖。（科廣試題）
33、用邏輯們和cmos電路實現ab+cd。（飛利浦－大唐筆試）
34、畫出CMOS電路的晶體管級電路圖，實現Y=A*B+C(D+E)。（仕蘭微電子）
35、利用4選1實現F(x,y,z)=xz+yz』。（未知）
36、給一個表達式f=xxxx+xxxx+xxxxx+xxxx用最少數量的與非門實現（實際上就是化
簡）。
37、給出一個簡單的由多個NOT,NAND,NOR組成的原理圖，根據輸入波形畫出各點波形。
（Infineon筆試）
38、為了實現邏輯（A XOR B）OR （C AND D），請選用以下邏輯中的一種，並說明為什
么？1）INV 2）AND 3）OR 4）NAND 5）NOR 6）XOR 答案：NAND（未知）
39、用與非門等設計全加法器。（華為）
40、給出兩個門電路讓你分析異同。（華為）
41、用簡單電路實現，當A為輸入時，輸出B波形為…（仕蘭微電子）
42、A,B,C,D,E進行投票，多數服從少數，輸出是F（也就是如果A,B,C,D,E中1的個數比0
多，那麼F輸出為1，否則F為0），用與非門實現，輸入數目沒有限制。（未知）
43、用波形表示D觸發器的功能。（揚智電子筆試）
44、用傳輸門和倒向器搭一個邊沿觸發器。（揚智電子筆試）
45、用邏輯們畫出D觸發器。（威盛VIA 2003.11.06 上海筆試試題）
46、畫出DFF的結構圖,用verilog實現之。（威盛）
47、畫出一種CMOS的D鎖存器的電路圖和版圖。（未知）
48、D觸發器和D鎖存器的區別。（新太硬體面試）
49、簡述latch和filp-flop的異同。（未知）
50、LATCH和DFF的概念和區別。（未知）
51、latch與register的區別,為什麼現在多用register.行為級描述中latch如何產生的。
（南山之橋）
52、用D觸發器做個二分顰的電路.又問什麼是狀態圖。（華為）
53、請畫出用D觸發器實現2倍分頻的邏輯電路？（漢王筆試）
54、怎樣用D觸發器、與或非門組成二分頻電路？（東信筆試）
55、How many flip-flop circuits are needed to divide by 16? (Intel) 16分頻？
56、用filp-flop和logic-gate設計一個1位加法器，輸入carryin和current-stage，輸出
carryout和next-stage. （未知）
57、用D觸發器做個4進制的計數。（華為）
58、實現N位Johnson Counter,N=5。（南山之橋）
59、用你熟悉的設計方式設計一個可預置初值的7進制循環計數器，15進制的呢？（仕蘭
微電子）
60、數字電路設計當然必問Verilog/VHDL，如設計計數器。（未知）
61、BLOCKING NONBLOCKING 賦值的區別。（南山之橋）
62、寫非同步D觸發器的verilog mole。（揚智電子筆試）
mole dff8(clk , reset, d, q);
input clk;
input reset;
input [7:0] d;
output [7:0] q;
reg [7:0] q;
always @ (posedge clk or posedge reset)
if(reset)
q <= 0;
else
q <= d;
endmole
63、用D觸發器實現2倍分頻的Verilog描述？ （漢王筆試）
mole divide2( clk , clk_o, reset);
input clk , reset;
output clk_o;
wire in;
reg out ;
always @ ( posedge clk or posedge reset)
if ( reset)
out <= 0;
else
out <= in;
assign in = ~out;
assign clk_o = out;
endmole
64、可編程邏輯器件在現代電子設計中越來越重要，請問：a) 你所知道的可編程邏輯器
件有哪些？ b) 試用VHDL或VERILOG、ABLE描述8位D觸發器邏輯。（漢王筆試）
PAL，PLD，CPLD，FPGA。
mole dff8(clk , reset, d, q);
input clk;
input reset;
input d;
output q;
reg q;
always @ (posedge clk or posedge reset)
if(reset)
q <= 0;
else
q <= d;
endmole
65、請用HDL描述四位的全加法器、5分頻電路。（仕蘭微電子）
66、用VERILOG或VHDL寫一段代碼，實現10進制計數器。（未知）
67、用VERILOG或VHDL寫一段代碼，實現消除一個glitch。（未知）
68、一個狀態機的題目用verilog實現（不過這個狀態機畫的實在比較差，很容易誤解
的）。（威盛VIA 2003.11.06 上海筆試試題）
69、描述一個交通信號燈的設計。（仕蘭微電子）
70、畫狀態機，接受1，2，5分錢的賣報機，每份報紙5分錢。（揚智電子筆試）
71、設計一個自動售貨機系統，賣soda水的，只能投進三種硬幣，要正確的找回錢
數。 （1）畫出fsm（有限狀態機）；（2）用verilog編程，語法要符合fpga設計
的要求。（未知）
72、設計一個自動飲料售賣機，飲料10分錢，硬幣有5分和10分兩種，並考慮找零：（1）
畫出fsm（有限狀態機）；（2）用verilog編程，語法要符合fpga設計的要求；（3）設計
工程中可使用的工具及設計大致過程。（未知）
73、畫出可以檢測10010串的狀態圖,並verilog實現之。（威盛）
74、用FSM實現101101的序列檢測模塊。（南山之橋）
a為輸入端，b為輸出端，如果a連續輸入為1101則b輸出為1，否則為0。
例如a： 0001100110110100100110
b： 0000000000100100000000
請畫出state machine；請用RTL描述其state machine。（未知）
75、用verilog ddl檢測stream中的特定字元串（分狀態用狀態機寫）。（飛利浦－大唐
筆試）
76、用verilog hdl寫一個fifo控制器(包括空，滿，半滿信號)。（飛利浦－大唐筆試）
77、現有一用戶需要一種集成電路產品，要求該產品能夠實現如下功能：y=lnx，其中，x
為4位二進制整數輸入信號。y為二進制小數輸出，要求保留兩位小數。電源電壓為3~5v假
設公司接到該項目後，交由你來負責該產品的設計，試討論該產品的設計全程。（仕蘭微
電子）
78、sram，falsh memory，及dram的區別？（新太硬體面試）
79、給出單管DRAM的原理圖(西電版《數字電子技術基礎》作者楊頌華、馮毛官205頁圖9
－14b)，問你有什麼辦法提高refresh time，總共有5個問題，記不起來了。（降低溫
度，增大電容存儲容量）（Infineon筆試）
80、Please draw schematic of a common SRAM cell with 6 transistors,point out
which nodes can store data and which node is word line control? （威盛筆試題
circuit design-beijing-03.11.09）
81、名詞:sram,ssram,sdram
名詞IRQ,BIOS,USB,VHDL,SDR
IRQ: Interrupt ReQuest
BIOS: Basic Input Output System
USB: Universal Serial Bus
VHDL: VHIC Hardware Description Language
SDR: Single Data Rate

⑩ 保持時間的建立時間

建立時間是指觸發器的時鍾信號上升沿到來以前，數據穩定不變的時間。
輸入信號應提前時鍾上升沿（如上升沿有效）T時間到達晶元，這個T就是建立時間Setuptime.如不滿足Setuptime,這個數據就不能被這一時鍾打入觸發器，只有在下一個時鍾上升沿，數據才能被打入觸發器；