1. 計算機硬體描述語言(VHDL)與編程語言（C語言）的區別及關系，
首先說VHDL：它是描述電路的計算機工具，早期的CPLD等器件是基於與-或陣列的，更容易說明這點，VHDL是描述電路行為的，當下載到器件後，它就是具體的電路，這個電路全由與-或陣列組成。後期的FPGA也一樣，只是它是基於查找表的。再說C語言：我們可以認為它是用於控制特定電路的工作。我們都知道可以C編程的控制器都有程序存儲器，它裡面就存放了C編譯後的二進制代碼。而VHDL里下載後根本就不需要這個存放程序的地方。
用途不一樣
VHDL等硬體描述語言主要用於CPLD、FPGA的大規模可編程邏輯器件
而C語言等高級編程語言主要用於計算機等方面
verilog hdl 的程序燒到晶元里會影響晶元里的電路結構吧~ C編譯成機器碼以後一般都是在通用計算機上跑~這個問題很大有點不知道從何說起，老衲盡力了
做單片機方面，匯編語言是必學的，雖然單片機編程所用的大部分是C語言！
VhdL語言是針對FPGA和CPLD的硬體描述語言，兩者沒多大共同點，是針對兩個不同領域的語言！
學習單片機後，你可以往ARM和DSP方向發展!現在電子的一個大方向
你也可以單獨學習VHDL，將FPGA學懂，那麼你就是兼顧電子兩大類的最尖端人才了！
VHDL說簡單點 就是你用你心裏面想的話去描述電路 讓CPLD /FPGA去實現 是用來描述電路的 所以說叫硬體描述語言 自己的理解 希望能幫到你
VHDL每一條語句最終生成的是一堆電路,記得是一堆實實在在的電路,不是生成一堆來執行什麼功能的程序 所以不存在什麼延時問題,所謂的延時,只是輸入到輸出的延時,執行語句的耗時那是不存在這種說法的
初學者我感覺因為有C語言基礎，Verilog的話比較容易上手，語法比較像。但是不要因此而輕視它，有些地方是初學者很難理解的比如阻塞式賦值和非阻塞式賦值等。
硬體描述語言HDL是一種用形式化方法描述數字電路和系統的語言。利用這種語言，數字電路系統的設計可以從上層到下層（從抽象到具體）逐層描述自己的設計思想，用一系列分層次的模塊來表示極其復雜的數字系統。然後，利用電子設計自動化（EDA）工具，逐層進行模擬驗證，再把其中需要變為實際電路的模塊組合，經過自動綜合工具轉換到門級電路網表。接下去，再用專用集成電路ASIC或現場可編程門陣列FPGA自動布局布線工具，把網表轉換為要實現的具體電路布線結構。
目前，這種高層次(high-level-design)的方法已被廣泛採用。據統計，目前在美國矽谷約有90%以上的ASIC和FPGA採用硬體描述語言進行設計。
硬體描述語言HDL的發展至今已有20多年的歷史，並成功地應用於設計的各個階段：建模、模擬、驗證和綜合等。到20世紀80年代，已出現了上百種硬體描述語言，對設計自動化曾起到了極大的促進和推動作用。但是，這些語言一般各自面向特定的設計領域和層次，而且眾多的語言使用戶無所適從。因此，急需一種面向設計的多領域、多層次並得到普遍認同的標准硬體描述語言。20世紀80年代後期，VHDL和Verilog HDL語言適應了這種趨勢的要求，先後成為IEEE標准。
現在，隨著系統級FPGA以及系統晶元的出現，軟硬體協調設計和系統設計變得越來越重要。傳統意義上的硬體設計越來越傾向於與系統設計和軟體設計結合。硬體描述語言為適應新的情況，迅速發展，出現了很多新的硬體描述語言，像Superlog、SystemC、Cynlib C++等等。究竟選擇哪種語言進行設計，整個業界正在進行激烈的討論。因此，完全有必要在這方面作一些比較研究，為EDA設計做一些有意義的工作，也為發展我們未來的晶元設計技術打好基礎
VHDL和Verilog HDL
VHDL:
功能強大、設計靈活
支持廣泛、易於修改
強大的系統硬體描述能力
獨立於器件的設計、與工藝無關
很強的移植能力
易於共享和復用
Verilog HDL：Verilog來自C 語言，易學易用，編程風格靈活、簡潔，使用者眾多，特別在ASIC領域流行；
architecture是定義的結構體，定義了實體後就需要定義結構體
2. 用什麼編程工具可以編寫VHDL語言
muxplus 2或者是quartus 2就可以了