⑴ 用VHDL語言（VerilogHDL也可）編程，實現三個8位數的比較器
mole (
input [7:0] in1, in2, in3,
output [7:0] out1);
wire [7:0] w;
assign w = in1 > in2 ? in2 : in1;
assign out1 = w < in3 ? w : in3;
endmole
⑵ 用HDL硬體描述語言能夠做些什麼
我也正學這個呢，簡單來說就是硬體語言，通過它來完成集成電路的設計，測試，因為將晶元製造出來後再測試陳本非常高昂~
硬體描述語言HDL是一種用形式化方法描述數字電路和系統的語言。利用這種語言，數字電路系統的設計可以從上層到下層（從抽象到具體）逐層描述自己的設計思想，用一系列分層次的模塊來表示極其復雜的數字系統。然後，利用電子設計自動化（EDA）工具，逐層進行模擬驗證，再把其中需要變為實際電路的模塊組合，經過自動綜合工具轉換到門級電路網表。接下去，再用專用集成電路ASIC或現場可編程門陣列FPGA自動布局布線工具，把網表轉換為要實現的具體電路布線結構。
目前，這種高層次(high-level-design)的方法已被廣泛採用。據統計，目前在美國矽谷約有90%以上的ASIC和FPGA採用硬體描述語言進行設計。
硬體描述語言HDL的發展至今已有20多年的歷史，並成功地應用於設計的各個階段：建模、模擬、驗證和綜合等。到20世紀80年代，已出現了上百種硬體描述語言，對設計自動化曾起到了極大的促進和推動作用。但是，這些語言一般各自面向特定的設計領域和層次，而且眾多的語言使用戶無所適從。因此，急需一種面向設計的多領域、多層次並得到普遍認同的標准硬體描述語言。20世紀80年代後期，VHDL和Verilog HDL語言適應了這種趨勢的要求，先後成為IEEE標准。
現在，隨著系統級FPGA以及系統晶元的出現，軟硬體協調設計和系統設計變得越來越重要。傳統意義上的硬體設計越來越傾向於與系統設計和軟體設計結合。硬體描述語言為適應新的情況，迅速發展，出現了很多新的硬體描述語言，像Superlog、SystemC、Cynlib C++等等。究竟選擇哪種語言進行設計，整個業界正在進行激烈的討論。因此，完全有必要在這方面作一些比較研究，為EDA設計做一些有意義的工作，也為發展我們未來的晶元設計技術打好基礎
⑶ 如何從零設計一顆簡單的FPGA晶元
FPGA是一種可編程邏輯設備，可以被用於實現各種電子電路。要從零設計一顆簡單的FPGA晶元，需要經過以下步驟：
確定需求：首先，需要確定FPGA晶元需要實現什麼功能。這將有助於確定晶元的規格，包括晶元大小、輸入/輸出介面和邏輯資源數量緩虧等。
選擇開發工具：選擇一種FPGA開發工具，例如Xilinx Vivado或Altera Quartus，以便開始設計。
設計原理圖：使用開發工具，設計FPGA晶元的原理圖。原理圖是一種圖形化表示電路的方式，其中包含連接元件的線和元件的符號。
編寫HDL代碼：HDL是硬體描述語言，類似於軟體編程語言，可以用於描述電路行擾畢神為。使用HDL編寫代碼來實現晶元的邏輯功能。
模擬和驗證：使用開發工具提供的模擬工具來驗證設計的正確性。這可以幫助檢查邏輯是否正確，並找出任何問題。
約束設計：設計約束是一種方法，可將設計約束到可靠的時序，電氣和物理要求。它還可以確保電路實現的高性能和可靠性。
實現設計：一旦確認設計的正確性，將HDL代碼合成為FPGA的bit流。這個過程可以將代碼翻譯成FPGA可以理解的語言。
下載並驗證：最後，將bit流下載到FPGA晶元中，驗證設計是否按預期工作。
需要注意的是，FPGA設計是一項復雜的任務，需要深數謹入了解電路設計和計算機科學的基礎知識。此外，需要掌握FPGA開發工具的使用方法。