可編程邏輯器件用什麼進行編譯

Ⅰ 什麼是eda技術eda技術的核心內容是什麼

EDA技術是指以計算機為工作平台，融合了應用電子技術、計算機技術、信息處理及智能化技術的最新成果，進行電子產品的自動設計。

核心內容包括數字系統的設計流程、印刷電路板圖設計、可編程邏輯器件及設計方法、硬體描述語言VHDL、EDA開發工具等內容。EDA技術的出現，極大地提高了電路設計的效率和可操作性，減輕了設計者的勞動強度。

設計者在EDA軟體平台上，用硬體描述語言VerilogHDL完成設計文件，然後由計算機自動地完成邏輯編譯、化簡、分割、綜合、優化、布局、布線和模擬，直至對於特定目標晶元的適配編譯、邏輯映射和編程下載等工作。

(1)可編程邏輯器件用什麼進行編譯擴展閱讀：

EDA技術的發展：

1、80年代為計算機輔助工程(CAE)階段。與CAD相比，CAE除了有純粹的圖形繪制功能外，又增加了電路功能設計和結構設計，並且通過電氣連接網路表將兩者結合在一起，實現了工程設計。CAE的主要功能是：原理圖輸入，邏輯模擬，電路分析，自動布局布線，PCB後分析。

2、90年代為電子系統設計自動化(EDA)階段。

3、現代EDA技術就是以計算機為工具，在EDA軟體平台上，根據硬體描述語言HDL完成的設計文件，能自動地完成用軟體方式描述的電子系統到硬體系統的布局布線、邏輯模擬，直至完成對於特定目標晶元的適配編譯、邏輯映射和編程下載等工作。

4、ESDA代表了當今電子設計技術的最新發展方向，其基本特徵是：設計人員按照「自頂向下」的設計方法，對整個系統進行方案設計和功能劃分，系統的關鍵電路用一片或幾片專用集成電路(ASIC)實現。

Ⅱ 現今的EDA技術都包括哪些內容，常用的軟體

EDA 從EDA技術的幾個主要方面的內容來看，可以理解為：EDA技術是以大規模可編程邏輯器件為設計載體，以硬體描述語言為系統邏輯描述的主要表達方式，以計算機、大規模可編程邏輯器件的開發軟體及實驗開發系統為設計工具，通過有關的開發軟體，自動完成用軟體的方式設計電子系統到硬體系統的一門新技術。可以實現邏輯編譯、邏輯化簡、邏輯分割、邏輯綜合及優化，邏輯布局布線、邏輯模擬。完成對於特定目標晶元的適配編譯、邏輯映射、編程下載等工作，最終形成集成電子系統或專用集成晶元。EDA技術是伴隨著計算機、集成電路、電子系統的設計發展起來的，至今已有30多年的歷程。

EDA大致可以分為三個發展階段。20世紀70年代的CAD(計算機輔助設計)階段：這一階段的主要特徵是利用計算機輔助進行電路原理圖編輯，PCB布同布線，使得設計師從傳統高度重復繁雜的繪圖勞動中解脫出來。

20世紀80年代的QtE(計算機輔助工程設計)階段：這一階段的主要特徵是以邏輯摸擬、定時分析、故障模擬、自動布局布線為核心，重點解決電路設計的功能檢測等問題，使設計而能在產品製作之前預知產品的功能與性能。

20世紀90年代是EDA(電子設計自動化)階段：這一階段的主要特徵是以高級描述語言，系統級模擬和綜合技術為特點，採用「自頂向下」的設計理念，將設計前期的許多高層次設計由EDA工具來完成。

EDA是電子技術設計自動化，也就是能夠幫助人們設計電子電路或系統的軟體工具。該工具可以在電子產品的各個設計階段發揮作用，使設計更復雜的電路和系統成為可能。在原理圖設計階段，可以使用EDA中的模擬工具論證設計的正確性；在晶元設計階段，可以使用EDA中的晶元設計工具設計製作晶元的版圖：在電路板設計階段，可以使用EDA中電路板設計工具設計多層電路板。特別是支持硬體描述語言的EDA工具的出現，使復雜數字系統設計自動化成為可能，只要用硬體描述語言將數字系統的行為描述正確，就可以進行該數字系統的晶元設計與製造。有專家認為，21世紀將是EDA技術的高速發展期，EDA技術將是對21世紀產生重大影響的十大技術之一。

Ⅲ 可編程邏輯器件的具體概念是什麼

可編程邏輯器件
簡介
可編程邏輯器件 英文全稱為：programmable logic device 即 PLD。 PLD是做為一種通用集成電路產生的，他的邏輯功能按照用戶對器件編程來確定。一般的PLD的集成度很高，足以滿足設計一般的數字系統的需要。這樣就可以由設計人員自行編程而把一個數字系統「集成」在一片PLD上，而不必去請晶元製造廠商設計和製作專用的集成電路晶元了。
特點
PLD與一般數字晶元不同的是：PLD內部的數字電路可以在出廠後才規劃決定，有些類型的PLD也允許在規劃決定後再次進行變更、改變，而一般數字晶元在出廠前就已經決定其內部電路，無法在出廠後再次改變，事實上一般的模擬晶元、混訊晶元也都一樣，都是在出廠後就無法再對其內部電路進行調修。
編輯本段固定邏輯與可編程邏輯
邏輯器件可分類兩大類 - 固定邏輯器件和可編程邏輯器件。 一如其名，固定邏輯器件中的電路是永久性的，它們完成一種或一組功能 - 一旦製造完成，就無法改變。 另一方面，可編程邏輯器件（PLD）是能夠為客戶提供范圍廣泛的多種邏輯能力、特性、速度和電壓特性的標准成品部件 - 而且此類器件可在任何時間改變，從而完成許多種不同的功能。 對於固定邏輯器件，根據器件復雜性的不同，從設計、原型到最終生產所需要的時間可從數月至一年多不等。 而且，如果器件工作不合適，或者如果應用要求發生了變化，那麼就必須開發全新的設計。 設計和驗證固定邏輯的前期工作需要大量的「非重發性工程成本」，或NRE。 NRE表示在固定邏輯器件最終從晶元製造廠製造出來以前客戶需要投入的所有成本，這些成本包括工程資源、昂貴的軟體設計工具、用來製造晶元不同金屬層的昂貴光刻掩模組，以及初始原型器件的生產成本。 這些NRE成本可能從數十萬美元至數百萬美元。 對於可編程邏輯器件，設計人員可利用價格低廉的軟體工具快速開發、模擬和測試其設計。 然後，可快速將設計編程到器件中，並立即在實際運行的電路中對設計進行測試。 原型中使用的PLD器件與正式生產最終設備（如網路路由器、DSL數據機、DVD播放器、或汽車導航系統）時所使用的PLD完全相同。 這樣就沒有了NRE成本，最終的設計也比採用定製固定邏輯器件時完成得更快。 採用PLD的另一個關鍵優點是在設計階段中客戶可根據需要修改電路，直到對設計工作感到滿意為止。 這是因為PLD基於可重寫的存儲器技術--要改變設計，只需要簡單地對器件進行重新編程。 一旦設計完成，客戶可立即投入生產，只需要利用最終軟體設計文件簡單地編程所需要數量的PLD就可以了。
編輯本段可編程邏輯器件的兩種類型：CPLD和FPGA
可編程邏輯器件的兩種主要類型是現場可編程門陣列（FPGA）和復雜可編程邏輯器件（CPLD）。 在這兩類可編程邏輯器件中，FPGA提供了最高的邏輯密度、最豐富的特性和最高的性能。 現在最新的FPGA器件，如Xilinx Virtex™系列中的部分器件，可提供八百萬"系統門"（相對邏輯密度）。 這些先進的器件還提供諸如內建的硬連線處理器（如IBM Power PC）、大容量存儲器、時鍾管理系統等特性，並支持多種最新的超快速器件至器件（device-to-device）信號技術。 FPGA被應用於范圍廣泛的應用中，從數據處理和存儲，以及到儀器儀表、電信和數字信號處理等。 與此相比，CPLD提供的邏輯資源少得多 - 最高約1萬門。 但是，CPLD提供了非常好的可預測性，因此對於關鍵的控制應用非常理想。 而且如Xilinx CoolRunner™系列CPLD器件需要的功耗極低，
編輯本段PLD的優點
固定邏輯器件和PLD各有自己的優點。 例如，固定邏輯設計經常更適合大批量應用，因為它們可更為經濟地大批量生產。 對有些需要極高性能的應用，固定邏輯也可能是最佳的選擇。 然而，可編程邏輯器件提供了一些優於固定邏輯器件的重要優點，包括：PLD在設計過程中為客戶提供了更大的靈活性，因為對於PLD來說，設計反復只需要簡單地改變編程文件就可以了，而且設計改變的結果可立即在工作器件中看到。 PLD不需要漫長的前置時間來製造原型或正式產品 - PLD器件已經放在分銷商的貨架上並可隨時付運。 PLD不需要客戶支付高昂的NRE成本和購買昂貴的掩模組- PLD供應商在設計其可編程器件時已經支付了這些成本，並且可通過PLD產品線延續多年的生命期來分攤這些成本。 PLD允許客戶在需要時僅訂購所需要的數量，從而使客戶可控制庫存。 採用固定邏輯器件的客戶經常會面臨需要廢棄的過量庫存，而當對其產品的需求高漲時，他們又可能為器件供貨不足所苦，並且不得不面對生產延遲的現實。 PLD甚至在設備付運到客戶那兒以後還可以重新編程。 事實上，由於有了可編程邏輯器件，一些設備製造商現在正在嘗試為已經安裝在現場的產品增加新功能或者進行升級。 要實現這一點，只需要通過網際網路將新的編程文件上載到PLD就可以在系統中創建出新的硬體邏輯。 過去幾年時間里，可編程邏輯供應商取得了巨大的技術進步，以致現在PLD被眾多設計人員視為是邏輯解決方案的當然之選。 能夠實現這一點的重要原因之一是象Xilinx這樣的PLD供應商是"無晶圓製造廠"企業，並不直接擁有晶元製造工廠，Xilinx將晶元製造工作外包給IBM Microelectronics 和 UMC這樣的主要業務就是製造晶元的合作夥伴。 這一策略使Xilinx可以集中精力設計新產品結構、軟體工具和IP核心，同時還可以利用最先進的半導體製造工藝技術。 先進的工藝技術在一系列關鍵領域為PLD提供了幫助：更快的性能、集成更多功能、降低功耗和成本等。 目前Xilinx採用先進的0.13um 低K銅金屬工藝生產可編程邏輯器件，這也是業界最好的工藝之一。 例如，僅僅數年前，最大規模的FPGA器件也僅僅為數萬系統門，工作在40 MHz。 過去的FPGA也相對較貴，當時最先進的FPGA器件大約要150美元。 然而，今天具有最先進特性的FPGA可提供百萬門的邏輯容量、工作在300 MHz，成本低至不到10美元，並且還提供了更高水平的集成特性，如處理器和存儲器。 同樣重要的是，PLD現在有越來越多的知識產權（IP）核心庫的支持 - 用戶可利用這些預定義和預測試的軟體模塊在PLD內迅速實現系統功能。 IP核心包括從復雜數字信號處理演算法和存儲器控制器直到匯流排介面和成熟的軟體微處理器在內的一切。 此類IP核心為客戶節約了大量時間和費用 - 否則，用戶可能需要數月的時間才能實現這些功能，而且還會進一步延遲產品推向市場的時間。
編輯本段PLD的編程語言
有關之前所談到的「PAL」，若要以手工的方式來產生JEDEC檔實是過於復雜，所以多半改用電腦程序（也稱：計算機程序）來產生，這種程序（程序）稱為「邏輯編譯器，logic compiler」，它與程序開發撰寫時所用的軟體編譯器相類似，而要編譯之前的原始代碼（也稱：源代碼）也得用特定的編程語言（也稱：程序語言、編程語言）來撰寫，此稱之為hardware description language（硬體描述語言），簡稱：HDL。 而且，HDL並非僅有一種，而是有許多種，如ABEL、AHDL、Confluence、CUPL、HDCal、JHDL、Lava、Lola、MyHDL、PALASM、RHDL等都是，但目前最具知名也最普遍使用的是VHDL與Verilog。

Ⅳ FPGA等可編程邏輯器件設計流程是怎麼樣的

通常可將FPGA/CPLD設計流程歸納為以下7個步驟，這與ASIC設計有相似之處。 1.設計輸入。Verilog或VHDL編寫代碼。 2.前模擬（功能模擬）。設計的電路必須在布局布線前驗證電路功能是否有效。（ASCI設計中，這一步驟稱為第一次Sign-off）PLD設計中，有時跳過這一步。 3.設計編譯（綜合）。設計輸入之後就有一個從高層次系統行為設計向門級邏輯電路設轉化翻譯過程，即把設計輸入的某種或某幾種數據格式(網表)轉化為軟體可識別的某種數據格式(網表)。 4.優化。對於上述綜合生成的網表，根據布爾方程功能等效的原則，用更小更快的綜合結果代替一些復雜的單元，並與指定的庫映射生成新的網表，這是減小電路規模的一條必由之路。 5.布局布線。 6.後模擬（時序模擬）需要利用在布局布線中獲得的精確參數再次驗證電路的時序。（ASCI設計中，這一步驟稱為第二次Sign—off）。 7.生產。布線和後模擬完成之後，就可以開始ASCI或PLD晶元的投產